

GPC[®] 554

General Purpose Controller 80C552

MANUALE TECNICO




grifo[®]
ITALIAN TECHNOLOGY

Via dell' Artigiano, 8/6
40016 San Giorgio di Piano
(Bologna) ITALY
E-mail: grifo@grifo.it



<http://www.grifo.it> <http://www.grifo.com>
Tel. +39 051 892.052 (r.a.) FAX: +39 051 893.661

GPC[®] 554 Edizione 3.20 Rel. 2 Dicembre 1999

, GPC[®], grifo[®], sono marchi registrati della ditta grifo[®]

GPC[®] 554

General Purpose Controller 80C552

MANUALE TECNICO

Modulo Intelligente **ABACO**[®] BLOCK, della Serie 4, nel formato 100x50 mm; CPU 80C552, da 22 MHz; 32K RAM; 32K EPROM; 32K EEPROM, RAM o EPROM; Circuiteria di Back-Up RAM, tramite batteria al Litio esterna; EEPROM seriale fino ad 8 KBytes; Watch-Dog settabile da software; 2 linee seriali in RS232, di cui una software; 6/8 linee di A/D Converter da 10 Bits con fondo scala da +2,5 V o +5 V; 16 linee TTL di I/O; 2 uscite PWM da 8 bits; 2 Dips leggibili da software; Jumper per RUN/DEBUG Mode; Timer-Counter da 16 bits con 4 registri di Capture e 3 di Comparazione; Connettore da 26 vie per **ABACO**[®] I/OBUS; Connettore da 26 vie per I/O, A/D e PWM; Possibilità di funzionamento in Idle-Mode o Power-Down Mode; Unica alimentazione a +5 Vdc, 130mA con Protezione tramite TransZorb[™]; Contenitore, opzionale, per guide ad Ω tipo DIN 46277-1 e DIN 46277-3; Vasta disponibilità di software di sviluppo quali Monitor-Debugger, CMX, Assembler, GET51 e BASIC Interpretato, BASIC Compiler, Compilatori C, ecc.

grifo[®]

ITALIAN TECHNOLOGY

Via dell' Artigiano, 8/6
40016 San Giorgio di Piano
(Bologna) ITALY

E-mail: grifo@grifo.it

<http://www.grifo.it>

<http://www.grifo.com>


Tel. +39 051 892.052 (r.a.) FAX: +39 051 893.661



GPC[®] 554

Edizione 3.20

Rel. 2 Dicembre 1999

, GPC[®], grifo[®], sono marchi registrati della ditta grifo[®]

Vincoli sulla documentazione **grifo**[®] Tutti i Diritti Riservati

Nessuna parte del presente manuale può essere riprodotta, trasmessa, trascritta, memorizzata in un archivio o tradotta in altre lingue, con qualunque forma o mezzo, sia esso elettronico, meccanico, magnetico ottico, chimico, manuale, senza il permesso scritto della **grifo**[®].

IMPORTANTE

Tutte le informazioni contenute nel presente manuale sono state accuratamente verificate, ciononostante **grifo**[®] non si assume nessuna responsabilità per danni, diretti o indiretti, a cose e/o persone derivanti da errori, omissioni o dall'uso del presente manuale, del software o dell' hardware ad esso associato.

grifo[®] altresì si riserva il diritto di modificare il contenuto e la veste di questo manuale senza alcun preavviso, con l' intento di offrire un prodotto sempre migliore, senza che questo rappresenti un obbligo per **grifo**[®].

Per le informazioni specifiche dei componenti utilizzati sui nostri prodotti, l'utente deve fare riferimento agli specifici Data Book delle case costruttrici o delle seconde sorgenti.

LEGENDA SIMBOLI

Nel presente manuale possono comparire i seguenti simboli:




Attenzione: Pericolo generico



Attenzione: Pericolo di alta tensione

Marchi Registrati

 , GPC[®], **grifo**[®] : sono marchi registrati della **grifo**[®].

Altre marche o nomi di prodotti sono marchi registrati dei rispettivi proprietari.

INDICE GENERALE

INTRODUZIONE.....	1
VERSIONE SCHEDA	1
CARATTERISTICHE GENERALI	2
PROCESSORE DI BORDO	3
CLOCK.....	3
ALIMENTAZIONE DI BORDO	4
COMUNICAZIONE SERIALE	4
MEMORIE	4
ABACO® I/O BUS	6
LOGICA DI CONTROLLO	6
LINEE DI I/O DIGITALI	6
A/D CONVERTER	6
SPECIFICHE TECNICHE	8
CARATTERISTICHE GENERALI	8
CARATTERISTICHE FISICHE	8
CARATTERISTICHE ELETTRICHE	9
INSTALLAZIONE	10
CONNESSIONI CON IL MONDO ESTERNO	10
CN2 - CONNETTORE PER BATTERIA ESTERNA DI BACK UP	10
CN1 - CONNETTORE PER ABACO® I/O BUS	11
CN5 - CONNETTORE PER LINEE DI I/O, A/D E PWM	12
CN3A - CONNETTORE PER LINEA SERIALE A	14
CN3B - CONNETTORE PER LINEA SERIALE B	16
J7/J8 - CONNETTORE PER ACQUISIZIONE LINEE A/D P5.6 E P5.7	18
INTERFACCIE PER I/O DIGITALI.....	19
TASTO DI RESET	19
INTERFACCIAMENTO DEGLI I/O CON IL CAMPO	20
TRIMMER E TARATURE	20
JUMPERS.....	21
JUMPERS A 2 VIE	22
JUMPERS A 3 VIE	24
INPUT DI BORDO	25
RESET E WATCH DOG	25
COMUNICAZIONE SERIALE	25
INTERRUPTS	26
SELEZIONE MEMORIE	26
DESCRIZIONE SOFTWARE.....	27

MAPPAGGI ED INDIRIZZAMENTI	29
MAPPAGGIO DELLE RISORSE DI BORDO	29
MAPPAGGIO PERIFERICHE IN I/O	29
MAPPAGGIO DELLE MEMORIE	30
MAPPAGGIO 0	30
MAPPAGGIO 1	31
MAPPAGGIO 3	32
DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO	33
JUMPER J2, J7 E J8	33
EPROM SERIALE	33
PERIFERICHE DELLA CPU	34
SCHEDE ESTERNE	35
BIBLIOGRAFIA	39
APPENDICE A: DISPOSIZIONE JUMPERS E DRIVERS	A-1
APPENDICE B: DESCRIZIONE COMPONENTI DI BORDO	B-1
APPENDICE C: MONTAGGIO MECCANICO DELLA SCHEDA	C-1
APPENDICE D: SCHEMI ELETTRICI	D-1
APPENDICE E: INDICE ANALITICO	E-1

INDICE DELLE FIGURE

FIGURA 1: SCHEMA A BLOCCHI	5
FIGURA 2: FOTO DELLA SCHEDA	7
FIGURA 3: PIANTE COMPONENTI	7
FIGURA 4: CN2 - CONNETTORE PER BATTERIA ESTERNA DI BACK UP	10
FIGURA 5: CN1 - CONNETTORE PER ABACO® I/O BUS	11
FIGURA 6: CN5 - CONNETTORE PER LINEE DI I/O, A/D E PWM	12
FIGURA 7: SCHEMA DI COLLEGAMENTO LINEE DI I/O E A/D	13
FIGURA 8: CN3A-CONNETTORE PER LINEA SERIALE A	14
FIGURA 9: SCHEMA DI COMUNICAZIONE SERIALE	15
FIGURA 10: ESEMPIO DI COLLEGAMENTO IN RS 232	15
FIGURA 11: CN3B-CONNETTORE PER LINEA SERIALE B	16
FIGURA 12: DISPOSIZIONE CONNETTORI, TRIMMER, MEMORIE, ECC.	17
FIGURA 13: J7/J8 - CONNETTORE PER ACQUISIZIONE LINEE A/D P5.6 E P5.7	18
FIGURA 14: TABELLA RIASSUNTIVA JUMPERS	21
FIGURA 15: TABELLA JUMPERS A 2 VIE	22
FIGURA 16: DISPOSIZIONE JUMPERS	23
FIGURA 17: TABELLA JUMPERS A 3 VIE	24
FIGURA 18: TABELLA DI SELEZIONE MEMORIE	26
FIGURA 19: TABELLA INDIRIZZAMENTO I/O	29
FIGURA 20: MAPPAGGIO DELLE MEMORIE IN MODO 0 (BASIC+DEBUG)	30
FIGURA 21: MAPPAGGIO DELLE MEMORIE IN MODO 1 (ASM)	31
FIGURA 22: MAPPAGGIO DELLE MEMORIE IN MODO 3 (ASM)	32
FIGURA 23: SCHEMA DELLE POSSIBILI CONNESSIONI	37
FIGURA A1: DISPOSIZIONE JUMPERS PER MEMORIE	A-1
FIGURA A2: DISPOSIZIONE JUMPERS PER COMUNICAZIONE SERIALE	A-2
FIGURA C1: QUOTE PER MONTAGGIO IN PIGGY-BACK	C-1
FIGURA C2: MONTAGGIO IN PIGGY-BACK	C-2
FIGURA C3: MONTAGGIO SU GUIDA WEIDMULLER	C-3
FIGURA D1: SCHEMA ELETTRICO DI ESPANSIONE PPI	D-1
FIGURA D2: SCHEMA ELETTRICO SPA 03	D-2
FIGURA D3: SCHEMA ELETTRICO QTP 16P	D-3
FIGURA D4: SCHEMA ELETTRICO QTP 24P 1/2	D-4
FIGURA D5: SCHEMA ELETTRICO QTP 24P 2/2	D-5
FIGURA D6: SCHEMA ELETTRICO IAC 01	D-6
FIGURA D7: SCHEMA ELETTRICO DI I/O SU ABACO® I/O BUS	D-7
FIGURA D8: SCHEMA ELETTRICO INTERFACCIA BUS	D-8



INTRODUZIONE

L'uso di questi dispositivi é rivolto - **IN VIA ESCLUSIVA** - a personale specializzato.

Scopo di questo manuale é la trasmissione delle informazioni necessarie all'uso competente e sicuro dei prodotti. Esse sono il frutto di un'elaborazione continua e sistematica di dati e prove tecniche registrate e validate dal Costruttore, in attuazione alle procedure interne di sicurezza e qualità dell'informazione.

I dati di seguito riportati sono destinati - **IN VIA ESCLUSIVA** - ad un utenza specializzata, in grado di interagire con i prodotti in condizioni di sicurezza per le persone, per la macchina e per l'ambiente, interpretando un'elementare diagnostica dei guasti e delle condizioni di funzionamento anomale e compiendo semplici operazioni di verifica funzionale, nel pieno rispetto delle norme di sicurezza e salute vigenti.

Le informazioni riguardanti installazione, montaggio, smontaggio, manutenzione, aggiustaggio, riparazione ed installazione di eventuali accessori, dispositivi ed attrezzature, sono destinate - e quindi eseguibili - sempre ed in via esclusiva da personale specializzato avvertito ed istruito, o direttamente dall'**ASSISTENZA TECNICA AUTORIZZATA**, nel pieno rispetto delle raccomandazioni trasmesse dal costruttore e delle norme di sicurezza e salute vigenti.

I dispositivi non possono essere utilizzati all'aperto. Si deve sempre provvedere ad inserire i moduli all'interno di un contenitore a norme di sicurezza che rispetti le vigenti normative. La protezione di questo contenitore non si deve limitare ai soli agenti atmosferici, bensì anche a quelli meccanici, elettrici, magnetici, ecc.

Per un corretto rapporto coi prodotti, é necessario garantire leggibilità e conservazione del manuale, anche per futuri riferimenti. In caso di deterioramento o più semplicemente per ragioni di approfondimento tecnico ed operativo, consultare direttamente l'Assistenza Tecnica autorizzata.

Al fine di non incontrare problemi nell'uso di tali dispositivi, é conveniente che l'utente - **PRIMA DI COMINCIARE AD OPERARE** - legga con attenzione tutte le informazioni contenute in questo manuale. In una seconda fase, per rintracciare più facilmente le informazioni necessarie, si può fare riferimento all'indice generale e all'indice analitico, posti rispettivamente all'inizio ed alla fine del manuale.

VERSIONE SCHEDA

Il presente manuale é riferito alla scheda **GPC® 554** versione **100997** e successive. La validità delle informazioni riportate é quindi subordinata al numero di versione della scheda in uso e l'utente deve quindi sempre verificare la giusta corrispondenza tra le due indicazioni. Sulla scheda il numero di versione é riportato in più punti sia a livello di serigrafia che di stampato (ad esempio nell'angolo in basso a sinistra vicino al contatto P1, sul lato componenti).

CARATTERISTICHE GENERALI

La scheda **GPC® 554** (General Purpose Controller, 80C552, 4 type) è un potente modulo di controllo, della fascia **Low-Cost** con consumi ridotti, in grado di funzionare autonomamente e/o come periferica intelligente e/o remotata in una più vasta rete di telecontrollo e/o di acquisizione. Fa parte della **Serie 4** di CPU nel formato **BLOCK**, con ingombro di 100x50 mm. La **GPC® 554** può essere fornita di un supporto in plastica provvisto degli attacchi per le guide Ω tipo **DIN 46277-1** e **DIN 46277-3**. In questo modo non è necessario l'uso di un **Rack**, ma la scheda può essere montata, in modo più economico, direttamente nel quadro elettrico. Viste le ridotte dimensioni della scheda **GPC® 554**, questa può essere montata nella stessa guida in plastica che contiene le periferiche di I/O, come ad esempio i moduli della serie **ZBR** o **ZBT**, formando in questo modo un unico elemento **BLOCK**. Un'altra tipica applicazione della scheda **GPC® 554**, è quella di essere adoperata come un modulo di CPU da montare in **Piggy-Back** sulle schede periferiche realizzate direttamente dall'utente. La scheda supporta le varie versioni del chip quali **80C552**, **87C552**, tutti Software compatibili con il diffusissimo **8051 Intel**. Sono disponibili diversi Tools di sviluppo software che consentono di poter usare la scheda come sistema di sviluppo di se stessa, sia in Assembler che con linguaggi evoluti. Una particolare menzione va ai Tools di sviluppo quali i vari **Compilatori C**, **BASCOM 8051** ed il comodo **BASIC 554**. Quest'ultimo è compatibile con il diffusissimo **MCS® BASIC-52** della **Intel**, a cui sono stati aggiunti dei nuovi comandi. Tra i nuovi è doveroso citarne alcuni come quelli relativi all'**A/D**, **I²C-BUS**, **EEPROM** Seriale, gestione diretta dei **Display LCD** o **Fluorescenti** e di una tastiera a matrice, ecc. Per un uso immediato di quest'ultimo nuovo comando, sono disponibili delle schede della serie **KDL-224** oppure, per chi ha bisogno di un oggetto finito, esiste il Pannello Operatore tipo **QTP 24P**. Questo Pannello Operatore, offerto nella versione a giorno, ha la stessa estetica della **QTP 24** ma, non disponendo di intelligenza locale, viene comandato direttamente dalla **GPC® 554**, consentendo così una notevole riduzione dei costi. Il **BASIC 554**, oltre alla nota facilità di Debugger, consente di programmare direttamente a bordo scheda una **EEPROM** con il programma utente. Per velocizzare l'applicativo oppure per non renderlo leggibile ad occhi indiscreti, è disponibile il **Compilatore BASIC BXC51** con le librerie adatte ad accettare come sorgente quanto generato e debuggato con il **BASIC 554**. La **GPC® 554** è dotata di una serie di connettori normalizzati, standard **ABACO®**, che le consentono di utilizzare immediatamente la numerosa serie di moduli **BLOCK** di I/O oppure le permettono il collegamento, in modo molto semplice ed economico, delle interfacce da campo costruite direttamente dall'utente o da terze parti. Per una rapida prototipizzazione si può ricorrere alle ottime schede **SPA 03** ed **SPA 04** su cui è possibile montare, anche in **Piggy-Back**, la **GPC® 554**. La presenza del connettore **ABACO® I/O BUS** permette di pilotare direttamente schede quali: tutti i moduli **ZBR** o **ZBT**, **ADC 812**, **DAC 212**, **CAN 14**, ecc. e tramite **ABB 03** o **ABB 05** è possibile gestire tutte le numerose schede periferiche disponibili sul **BUS ABACO®**.

- Modulo Intelligente **Abaco® BLOCK**, della **Serie 4**, nel formato 100x50 mm
- Contenitore, opzionale, per guide ad Ω tipo **DIN 46277-1** e **DIN 46277-3**
- CPU **80C552**, a **22 MHz** con indirizzamento massimo di 96KBytes
- 32K RAM
- 2 zoccoli per 32K EPROM e 32K EEPROM, RAM o EPROM
- Circuiteria di **Back-Up** per RAM, tramite batteria al **Litio** esterna
- **E²** seriale fino a 8 KBytes; **Watch-Dog** settabile da software
- 2 linee seriali in **RS232**, di cui una software, con Baud-Rate settabile da software
- 6/8 linee di **A/D Converter** da **10 Bits**, +2,5V o +5V fondo scala; tempo di conv. **27µs**
- 16 linee TTL di I/O, settabili da software

- 2 uscite di **PWM** da 8 bits indipendenti
- 2 Dips leggibili da software e Jumper per **RUN/DEBUG Mode**
- Timer-Counter da 16 bits con 4 registri di Capture e 3 di Comparazione
- 6 uscite Set-Reset legate al Comparatore T2, più 2 uscite di Toggle
- Connettore da 26 vie per **ABACO® I/O BUS**
- Connettore da 26 vie per **I/O, A/D e PWM**
- Possibilità di funzionamento in **Idle-Mode o Power-Down Mode**
- Unica alimentazione a +5 Vdc, 130mA con Protezione tramite **TransZorb™**
- Vasta disponibilità di software di sviluppo quali **Monitor-Debugger, CMX, Assembler, GET51 e BASIC Interpretato, BASIC Compiler, Compilatori C**, ecc.

Viene di seguito riportata una descrizione dei blocchi funzionali della scheda, con indicate le operazioni effettuate da ciascuno di essi. Per una facile individuazione di tali blocchi e per una verifica delle loro connessioni, fare riferimento alla figura 1.

PROCESSORE DI BORDO

La scheda **GPC® 554** é predisposta per accettare i processori della famiglia **80C552 Philips** (80C552, 87C552, 80C562, 87C562, ecc.) . Tali processori ad 8 bit sono codice compatibile 8051 Intel e sono quindi caratterizzati da un esteso set di istruzioni, da un'alta velocità di esecuzione e di manipolazione dati e da una efficiente gestione vettorizzata degli interrupts. Di seguito viene riportato un elenco di tutte le caratteristiche principali della CPU che tale scheda é in grado di montare:

- 8k bytes EPROM, 256 bytes RAM
- 6 ports di I/O ad 8 bits;
- 2 Timer/Counters da 16 bits
- 1 Timer/Counters da 16 bits con funzioni di Capture e Compare;
- 2 livelli di priorità per gli Interrupt;
- 8 linee di A/D converter da 10 bits;
- 2 linee indipendenti di PWM da 8 bits;
- 1 linea seriale UART;
- 1 linea per I²C bus;
- Watch Dog Timer con tempo d'intervento definibile da software;
- Funzionamento in **IDDLLE-MODE** o **POWER-DOWN MODE**;

Per maggiori informazioni a riguardo di questo componente si faccia riferimento all'appendice B oppure all'apposita documentazione della casa costruttrice.

CLOCK

Sulla **GPC® 554** é presente una circuiteria, basata su un quarzo da **22,1184 MHz**, che provvede a generare la frequenza di clock per la CPU da cui vengono ricavate anche le frequenze necessarie per le altre sezioni della scheda (Timer/Counter, Linee Seriali, PWM, ecc.).

ALIMENTAZIONE DI BORDO

L' unica tensione di alimentazione necessaria é di **+5 Vdc** e deve essere fornita tramite gli appositi pin di **CN1**. Sulla scheda sono state adottate tutte le scelte circuitali e componentistiche che tendono a ridurre i consumi, compresa la possibilità di far lavorare alcuni microcontrollori in power down ed idle mode ed a ridurre la sensibilità ai disturbi. Si ricorda inoltre che é presente una circuiteria di protezione tramite **TransZorb™** per evitare danni dovuti a tensioni non corrette.

COMUNICAZIONE SERIALE

La comunicazione tramite la linea seriale A é completamente settabile via software per quanto riguarda sia il protocollo sia la velocità (da un minimo di 225 ad un massimo di 115200 Baud). Tali settaggi avvengono tramite la programmazione dei relativi registri interni alla CPU 80C552 di cui la scheda é provvista, quindi per ulteriori informazioni si faccia riferimento all' appendice B o alla documentazione tecnica della casa costruttrice.

Dal punto di vista hardware si ricorda che la linea seriale A può essere bufferata solo in RS 232. Alcuni pacchetti software come per esempio il **BASIC554** utilizzano una seconda seriale software bufferata in RS 232 che é disponibile sul connettore CN3B.

MEMORIE

E' possibile dotare la scheda di un massimo di 104K di memoria variamente suddivisi con un massimo di 32K EPROM, 32K RAM, 32K RAM/EEPROM/EPROM ed infine 8K di EEPROM seriale. La scelta della configurazione delle memorie presenti sulla scheda può avvenire in relazione all' applicazione da risolvere e quindi in relazione alle esigenze dell' utente. Da questo punto di vista si ricorda che la scheda viene normalmente fornita con 32K RAM di lavoro e 512 bytes di EEPROM seriale; tutte le rimanenti memorie devono essere quindi opportunamente specificate in fase di ordine della scheda.

Tramite la circuiteria di back up presente a bordo scheda é inoltre la possibile tamponare i 32K RAM di lavoro (IC8) aggiungendo quindi la possibilità di mantenere i dati anche in assenza di alimentazione. Questa caratteristica fornisce alla scheda la possibilità di ricordare in ogni condizione, una serie di parametri come ad esempio la configurazione o lo stato del sistema. La circuiteria di back up é basata su una batteria esterna collegabile tramite un apposito connettore. Qualora la quantità di RAM tamponata risulti insufficiente (ad esempio per sistemi di data loghin) si possono sempre utilizzare i moduli di RAM tamponata e/o di EEPROM su IC6.

Il mappaggio delle risorse di memoria avviene tramite una opportuna circuiteria di bordo, che provvede ad allocare i dispositivi all' interno dello spazio d' indirizzamento del microprocessore; tale logica di controllo provvede a gestire in modo completamente automatico diversi tipi di mappaggi che si adattano ai diversi pacchetti software disponibili per la **GPC® 554**.

Per maggiori informazioni fare riferimento al capitolo "DESCRIZIONE HARDWARE" e "DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO". Per una descrizione più approfondita sui dispositivi di memoria, sugli zoccoli da utilizzare e sullo strappaggio della scheda, fare riferimento al paragrafo "SELEZIONE MEMORIE".




FIGURA 1: SCHEMA A BLOCCHI

ABACO® I/O BUS

Una delle caratteristiche di fondamentale importanza della **GPC® 554** è quella di disporre del cosiddetto **ABACO® I/O BUS**, ovvero un connettore normalizzato **ABACO®** con cui è possibile collegare la scheda ad una serie di moduli esterni intelligenti e non. Tra questi si trovano moduli per l'acquisizione di segnali analogici (A/D), per la generazione di segnali analogici (D/A), per la gestione di linee di I/O logico, per counter, ecc. e ne possono essere realizzati anche su specifiche richieste dell'utente. Utilizzando un mother-board come l'**ABB 03** o l'**ABB 05** è inoltre possibile gestire tutte le schede periferiche in formato europa con interfaccia per BUS **ABACO®**. Tale caratteristica rende la scheda espandibile con un ottimo rapporto prezzo/prestazioni e quindi adatta a risolvere molti dei problemi dell'automazione industriale.

LOGICA DI CONTROLLO

Il mappaggio di tutti i registri delle periferiche presenti sulla scheda e dei dispositivi di memoria, è affidata ad un'opportuna logica di controllo che si occupa di allocare tali dispositivi nello spazio d'indirizzamento della CPU. Per maggiori informazioni fare riferimento al paragrafo "MAPPAGGIO DELL'I/O".

LINEE DI I/O DIGITALI

Sulla scheda sono disponibili 16 linee di I/O digitale a livello TTL, con direzionalità settabile a livello di bit, gestite dalla CPU. Tali linee sono collegate direttamente ad un connettore a 26 vie con pin out compatibile allo standard **I/O ABACO®** da 20 vie ed hanno quindi la possibilità di essere direttamente collegate a numerose schede d'interfaccia.

A/D CONVERTER

La sezione di A/D converter della **GPC® 554** è basata su un convertitore interno alla CPU, in grado di acquisire 8 canali con una risoluzione massima di 10 bits. Dal punto di vista software è possibile definire quali canali attivare, dare lo start o lo stop all'acquisizione, ecc. Al fine di semplificare la gestione dello stesso A/D alcuni pacchetti software forniscono delle procedure di utility che gestiscono la sezione in tutte le sue parti. I segnali analogici collegabili sono segnali in tensione variabili nel range 0÷2,49 V oppure 0÷5,00 V; tale valore di fondo scala è relativo a tutti gli ingressi analogici e deve essere specificato in fase d'ordine. In assenza di indicazioni la scheda viene fornita nella versione standard con fondo scala a 2,49 V.



FIGURA 2: FOTO DELLA SCHEDA




FIGURA 3: PIANTE COMPONENTI

SPECIFICHE TECNICHE

CARATTERISTICHE GENERALI

Risorse di bordo:	16 Input/Output programmabili TTL 3 Timer Counter a 16 bit 2 Linee bidirezionali RS 232 (1 software) 1 Watch Dog 6/8 Linee di A/D converter 1 Contatto locale di reset 2 Dips utente leggibili da software 1 Jumper di configurazione 2 Linee di PWM da 8 bits 1 Interfaccia ABACO® I/O BUS
Memoria indirizzabile:	IC 4: EPROM da 32K x 8 IC 8: RAM da 32K x 8 IC 6: RAM/EEPROM//EPROM da 8K x 8 a 32K x 8 IC 5: EEPROM seriale da 256 bytes a 8 Kbytes
CPU di bordo:	PHILIPS 80C552
Frequenza di clock:	22.1184 MHz
Risoluzione A/D:	10 bits
Tempo conversione A/D:	27 μ s
Tempo intervento watch dog:	da 1,111 msec a 283,305 msec

CARATTERISTICHE FISICHE

Dimensioni (L x A x P):	100 x 50 x 25 mm (senza contenitore) 110 x 60 x 60 mm (con contenitore per guide DIN)
Peso:	75 g (senza contenitore) 135 g (con contenitore per guide DIN)
Connettori:	CN1: 26 vie scatolino verticale M CN2: 2 vie verticale M CN3A: PLUG a 6 vie CN3B: PLUG a 6 vie CN5: 26 vie scatolino verticale M J7/J8: 4 vie strips M

Range di temperatura: da 0 a 50 gradi Centigradi

Umidità relativa: 20% fino a 90% (senza condensa)

CARATTERISTICHE ELETTRICHE

Tensione di alimentazione: +5 Vdc

Corrente assorbita sui 5 Vdc: 130 mA

Batteria esterna di back up: 3,6÷5 Vdc

Corrente di back up: 1 μ A

Ingressi analogici in tensione: 0÷2,49 V; 0÷5,00 V

Impedenza ingressi analogici: Non dichiarata dal costruttore

INSTALLAZIONE

In questo capitolo saranno illustrate tutte le operazioni da effettuare per il corretto utilizzo della scheda. A questo scopo viene riportata l'ubicazione e la funzione degli strips e dei connettori, dei trimmers, ecc. presenti sulla **GPC®554**.

CONNESSIONI CON IL MONDO ESTERNO

Il modulo **GPC®554** è provvisto di 6 connettori con cui vengono effettuate tutte le connessioni con il campo e con le altre schede del sistema di controllo da realizzare. Di seguito viene riportato il loro pin-out ed il significato dei segnali collegati; per una facile individuazione di tali connettori, si faccia riferimento alla figura 12, mentre per ulteriori informazioni a riguardo del tipo di connessioni, fare riferimento alle figure successive che illustrano il tipo di collegamento effettuato a bordo scheda.

CN2 - CONNETTORE PER BATTERIA ESTERNA DI BACK UP

CN2 é un connettore a scatolino, verticale, maschio, con passo 2,54mm a 2 vie. Tramite CN2 deve essere collegata una batteria esterna che provvede a mantenere i dati della RAM di bordo (IC8) anche in assenza di tensione di alimentazione.




FIGURA 4: CN2 - CONNETTORE PER BATTERIA ESTERNA DI BACK UP

Legenda:

+Vbat	=	I	-	Positivo della batteria esterna di back up.
GND	=		-	Negativo della batteria esterna di back up.

CN1 - CONNETTORE PER ABACO® I/O BUS

CN1 è un connettore a scatolino verticale con passo 2.54 mm a 26 piedini. Tramite CN1 si effettua la connessione tra la scheda e la serie di moduli esterni di espansione, da utilizzare per l'interfacciamento diretto con il campo. Tale collegamento è effettuato tramite l'ABACO® I/O BUS di cui questo connettore riporta tutti i segnali a livello TTL.





FIGURA 5: CN1 - CONNETTORE PER ABACO® I/O BUS

Legenda:

- A0-A7** = O - Address BUS: BUS degli indirizzi.
- D0-D7** = I/O - Data BUS: BUS dei dati.
- /INT BUS** = I - Interrupt request: richiesta d'interrupt. Deve essere in open collector.
- /NMI BUS** = I - Non Mascable Interrupt: richiesta d'interrupt non mascherabile.
- /IORQ** = O - Input Output Request: richiesta operazione Input Output su I/O BUS.
- /RD** = O - Read cycle status: richiesta di lettura.
- /WR** = O - Write cycle status: richiesta di scrittura.
- /RESET** = O - Reset: azzeramento.
- +5 Vdc** = I - Linea di alimentazione a +5 Vcc.
- GND** = - Linea di massa.
- N.C.** = - Non Collegato.

CN5 - CONNETTORE PER LINEE DI I/O, A/D E PWM

CN5 è un connettore a scatolino verticale con passo 2.54 mm a 26 piedini. Tramite CN5 si effettua la connessione tra i port 1 e 4 della CPU, e l'ambiente esterno. Inoltre sono presenti 6 linee di ingresso per la sezione di A/D della CPU e le due uscite PWM. Da ricordare che il port 5 della CPU ha una doppia funzione ossia le 8 linee possono essere ingressi digitali o ingressi per l' A/D converter.


FIGURA 6: CN5 - CONNETTORE PER LINEE DI I/O, A/D E PWM

Legenda:

P1.n	=	I/O	-	Linea digitale n del port 1 della CPU.
P4.n	=	I/O	-	Linea digitale n del port 4 della CPU.
PWM0	=	O	-	Linea di PWM n. 0 della CPU.
PWM1	=	O	-	Linea di PWM n. 1 della CPU.
P5.n/ADCn	=	I	-	Linea digitale n o ingresso canale n dell' A/D della CPU.
GND	=	-	-	Linea di massa per sezione digitale e sezione analogica.
+5 Vdc	=	O	-	Linea di alimentazione a +5 Vcc.




FIGURA 7: SCHEMA DI COLLEGAMENTO LINEE DI I/O E A/D

CN3A - CONNETTORE PER LINEA SERIALE A

Il connettore per la comunicazione della linea seriale A in RS 232 denominato CN3A sulla scheda, é del tipo PLUG a 6 vie. La disposizione di tali segnali, riportata di seguito, é stata studiata in modo da ridurre al minimo le interferenze ed in modo da facilitare la connessione con il campo, mentre i segnali rispettano le normative definite dal CCITT relative allo standard RS 232.




FIGURA 8: CN3A-CONNETTORE PER LINEA SERIALE A

Legenda:

- RxDA RS 232** = I - Receive Data: linea di ricezione in RS 232 della linea seriale A.
- TxDA RS 232** = O - Transmit Data: linea di trasmissione in RS 232 della linea seriale A.
- +5 Vdc/GND** = - Linea di alimentazione a +5 Vcc o linea di massa
- GND** = - Linea di massa
- N.C.** = - Non Collegato.




FIGURA 9: SCHEMA DI COMUNICAZIONE SERIALE




FIGURA 10: ESEMPIO DI COLLEGAMENTO IN RS 232

CN3B - CONNETTORE PER LINEA SERIALE B

Il connettore per la comunicazione della linea seriale B (**seriale software**), in RS 232, denominato CN3B sulla scheda, é del tipo PLUG a 6 vie. La disposizione di tali segnali, riportata di seguito, é stata studiata in modo da ridurre al minimo le interferenze ed in modo da facilitare la connessione con il campo, mentre i segnali rispettano le normative definite dal CCITT relative allo standard RS232.




FIGURA 11: CN3B-CONNETTORE PER LINEA SERIALE B

Legenda:

RxDB RS 232	=	I	-	Receive Data: linea di ricezione in RS 232 della linea seriale B.
TxDB RS 232	=	O	-	Transmit Data: linea di trasmissione in RS 232 della linea seriale B.
+5 Vdc/GND	=	-	-	Linea di alimentazione a +5 Vcc o linea di massa
GND	=	-	-	Linea di massa
N.C.	=	-	-	Non Collegato.




FIGURA 12: DISPOSIZIONE CONNETTORI, TRIMMER, MEMORIE, ECC.

J7/J8 - CONNETTORE PER ACQUISIZIONE LINEE A/D P5.6 E P5.7

J7/J8 é una strips, maschio, con passo 2,54mm a 4 vie. Tale connettore pu0 avere una duplice funzione, infatti é possibile utilizzare le due linee P5.6 e P5.7 come linee di ingresso alla sezione di A/D della CPU o come inputs utente generici .




FIGURA 13: J7/J8 - CONNETTORE PER ACQUISIZIONE LINEE A/D P5.6 E P5.7

Legenda:

- P5.n/ADCn** = I - Linea digitale n o ingresso canale n dell' A/D della CPU.
- GND** = - Linea di massa per sezione digitale e sezione analogica.

INTERFACCIE PER I/O DIGITALI

Tramite CN5 (connettore compatibile con standard di I/O ABACO®) si può collegare la GPC® 554 ai numerosi moduli del carteggio grifo® che riportano lo stesso pin out. Dal punto di vista dell'installazione, queste interfacce richiedono solo un flat cable da 18 vie intestato con due connettori da 26 e 20 vie (FLT.26+20) con cui è possibile portare anche le alimentazioni, mentre dal punto di vista software la gestione è altrettanto semplice ed immediata, infatti i pacchetti software disponibili per la GPC® 554 sono provvisti di tutte le procedure necessarie. Quest'ultime per la maggioranza dei pacchetti software disponibili, coincidono con dei "driver software" o delle librerie aggiunti al linguaggio di programmazione, che consentono di utilizzare direttamente le istruzioni ad alto livello dello stesso linguaggio di programmazione e quindi tutta la loro potenza.

Di particolare interesse è la possibilità di collegare direttamente una serie di moduli come:

- **QTP 16P, QTP 24P, KDL x24, KDF 224, DEB 01**, ecc. con cui risolvere tutti i problemi di interfacciamento operatore locale. Questi moduli sono già dotati delle risorse necessarie per gestire un buon livello di colloquio uomo-macchina (includono infatti display alfanumerici, tastiera a matrice e LEDs di visualizzazione) ad una breve distanza dalla GPC® 554. Dal punto di vista software i driver disponibili rendono utilizzabili le risorse dell'interfaccia operatore direttamente con le istruzioni ad alto livello per la gestione della console.
- **MCI 64** con cui risolvere tutti i problemi di salvataggio di grosse quantità di dati. Questo modulo è dotato di un connettore per memory card PCMCIA su cui possono essere inserite vari tipi di memory card (RAM, FLASH, ROM, ecc) nei vari size disponibili. Dal punto di vista software i driver disponibili coincidono con un completo file system e rendono utilizzabili le memory card direttamente con le istruzioni ad alto livello per la gestione dei files.
- **IAC 01, DEB 01** con cui gestire una stampante con interfaccia parallela CENTRONICS. Quest'ultima può essere collegata direttamente all'interfaccia, con un cavo standard, e quindi gestita con le istruzioni relative alla stampante del linguaggio di programmazione utilizzato.
- **RBO xx, TBO xx, XBI xx, OBI xx** con cui bufferare i segnali di I/O TTL nei confronti del campo. Con questi moduli i segnali di input vengono convertiti in ingressi optoisolati di tipo NPN o PNP, mentre i segnali di output vengono convertiti in uscite galvanicamente isolate a transistor o relé.

Per maggiori informazioni relative alle interfacce per I/O digitali si veda il capitolo "SCHEDE ESTERNE" e la documentazione del software utilizzato.

TASTO DI RESET

Sulla GPC® 554 è presente un contatto di reset denominato P1 che consente di attivare la linea di /RESET della scheda. Sui due pin del P1 si può collegare un contatto normalmente aperto (ad esempio un pulsante) ed una volta chiuso questo contatto (cortocircuitando i due pin) la scheda riprende l'esecuzione del programma in EPROM, partendo da una condizione di azzeramento generale. La funzione principale di questo contatto è quella di uscire da condizioni di loop infinito, soprattutto durante la fase di debug. Per una facile individuazione di tale contatto a bordo scheda, si faccia riferimento alla figura 12, mentre per ulteriori informazioni sulla circuiteria di reset si veda il paragrafo "RESET E WATCH DOG".

INTERFACCIAMENTO DEGLI I/O CON IL CAMPO

Al fine di evitare eventuali problemi di collegamento della scheda con tutta l'elettronica del campo a cui la **GPC® 554** si deve interfacciare, si devono seguire le informazioni riportate nei precedenti paragrafi e nelle relative figure che illustrano le modalità interne di connessione.

- Per tutti i segnali che riguardano la comunicazione seriale con il protocollo RS 232, fare riferimento alle specifiche standard di questo protocollo.
- Per tutti i segnali a livello TTL possono essere collegati a linee dello stesso tipo riferite alla massa digitale della scheda. Il livello 0V corrisponde allo stato logico 0, mentre il livello 5V corrisponde allo stato logico 1.
- I segnali d'ingresso alla sezione A/D devono essere collegati a segnali analogici a bassa impedenza che rispettino il range di variazione ammesso che può essere $0 \div +2,49$ V o $0 \div +5,00$ V a seconda della configurazione.

TRIMMER E TARATURE

Sulla **GPC® 554** è presente il trimmer RV1 da utilizzare per la taratura della scheda; tale componente permette di fissare il valore della tensione di riferimento su cui si basa la sezione di A/D converter. La scheda viene sottoposta ad un accurato test di collaudo che provvede a verificare la funzionalità della stessa ed allo stesso tempo a tararla in tutte le sue parti. La taratura viene effettuata in laboratorio a temperatura costante di +20 gradi centigradi, seguendo la procedura di seguito descritta:

- Si effettua la taratura di precisione della V_{ref} della sezione A/D tramite la regolazione del trimmer RV1, tramite un multimetro galvanicamente isolato a 5 cifre ad un valore di 2,4900 V o 5,0000V.
- Si verifica la corrispondenza tra segnale analogico fornito in ingresso e combinazione letta dalla sezione A/D converter. La verifica viene effettuata fornendo un segnale di verifica con un calibratore campione e controllando che la differenza tra la combinazione determinata dalla scheda e quella determinata in modo teorico, non superi la somma degli errori della sezione A/D.
- Si blocca il trimmer della scheda, opportunamente tarato, tramite vernice.

Le sezioni d'interfaccia analogica utilizzano componenti di alta precisione che vengono addirittura scelti in fase di montaggio, proprio per evitare lunghe e complicate procedure di taratura. Per questo una volta completato il test di collaudo e quindi la taratura, il trimmer RV1 viene bloccato, in modo da garantire una immunità della taratura anche ad eventuali sollecitazioni meccaniche (vibrazioni, spostamenti, ecc.).

La circuiteria di generazione della tensione di riferimento definisce anche il fondo scala per tutti gli 11 canali di ingresso analogico, tra i due possibili range: $0 \div 2,49$ V o $0 \div 5,00$ V. La scelta di questo valore di fondo scala deve essere specificata in fase d'ordine della scheda, infatti implica il montaggio di diversi componenti ed una diversa procedura di taratura. In assenza di indicazioni, la scheda viene fornita nella versione standard con fondo scala a 2,49 V.

L'utente di norma non deve intervenire sulla taratura della scheda, ma se lo dovesse fare (a causa di derive termiche, derive del tempo, ecc.) deve rigorosamente seguire la procedura sopra illustrata. Per una facile individuazione del trimmer a bordo scheda, si faccia riferimento alla figura 12.

JUMPERS

Esistono a bordo della **GPC® 554** 14 jumpers, con cui é possibile effettuare alcune selezioni che riguardano il modo di funzionamento della stessa. Di seguito ne é riportato l'elenco, l'ubicazione e la loro funzione nelle varie modalit  di connessione.

JUMPER	N. VIE	UTILIZZO
J1	2	Configura il mappaggio della memoria.
J2	2	Setta l'input utente nella modalit� di RUN o di DEBUG.
J3	3	Seleziona il tipo di dispositivo di memoria su IC6.
J4	3	Seleziona il tipo ed il size del dispositivo di memoria su IC6.
J5	3	Seleziona il tipo ed il size del dispositivo di memoria su IC6.
J6	3	Configura il mappaggio della memoria.
J7	2	Seleziona il tipo di collegamento per il pin 62 (P5.7) della CPU (INPUT UTENTE).
J8	2	Seleziona il tipo di collegamento per il pin 63 (P5.6) della CPU (INPUT UTENTE).
JS3	3	Seleziona il tipo di collegamento per il pin 1 di CN3A.
JS4	3	Seleziona il tipo di collegamento per il pin 1 di CN3B.
JS5	2	Seleziona area codice da ROM interna o esterna.
JS10	2	Gestisce l'abilitazione hardware del WATCH-DOG.
JS12	3	Seleziona il tipo di collegamento per il pin 26 (P3.2-/INT0) della CPU.
JS13	3	Seleziona il tipo di collegamento per il pin 28 (P3.4-T0) della CPU.

FIGURA 14: TABELLA RIASSUNTIVA JUMPERS

Di seguito é riportata una descrizione tabellare delle possibili connessioni dei 14 jumpers con la loro relativa funzione. Per riconoscere tali connessioni sulla scheda si faccia riferimento alla serigrafia della stessa o alla figura 3 di questo manuale, dove viene riportata la numerazione dei pins dei jumpers, che coincide con quella utilizzata nella seguente descrizione. Per l'individuazione dei jumpers a bordo della scheda, si utilizzi invece la figura 16.

JUMPERS A 2 VIE

JUMPER	CONNESSIONE	UTILIZZO	DEF.
J1	non connesso connesso	Questo jumper viene utilizzato con J6 e serve per selezionare la mappatura della memoria. Vedere il paragrafo "MAPPAGGIO DELLE MEMORIE" per ulteriori informazioni.	*
J2	non connesso connesso	Connette l'ingresso utente RUN/DEBUG a livello logico 1. Connette l'ingresso utente RUN/DEBUG a livello logico 0.	*
J7	non connesso connesso	Connette l'ingresso utente P5.7 a livello logico 1. Connette l'ingresso utente P5.7 a livello logico 0.	*
J8	non connesso connesso	Connette l'ingresso utente P5.6 a livello logico 1. Connette l'ingresso utente P5.6 a livello logico 0.	*
JS5	non connesso connesso	Abilitazione lettura codice dalla ROM interna del microprocessore. Abilitazione lettura codice dalla ROM esterna del microprocessore = EPROM della scheda.	*
JS10	non connesso connesso	Disabilitazione hardware del WATCH-DOG. Abilitazione hardware del WATCH-DOG.	*

FIGURA 15: TABELLA JUMPERS A 2 VIE

L' * indica la connessione di default, ovvero la connessione impostata in fase di collaudo, con cui la scheda viene fornita.




FIGURA 16: DISPOSIZIONE JUMPERS

JUMPERS A 3 VIE

JUMPER	CONNESSIONE	UTILIZZO	DEF.
J3	posizione 1-2	Predisporre IC6 per EPROM.	*
	posizione 2-3	Predisporre IC6 per RAM/EEPROM.	
J4	posizione 1-2	Predisporre IC6 per EPROM	*
	posizione 2-3	Predisporre IC6 per RAM/EEPROM da 32 K.	
	Non connesso	Predisporre IC6 per RAM/EEPROM da 8 K.	
J5	posizione 1-2	Predisporre IC6 per RAM/EEPROM/EPROM da 32 K.	*
	posizione 2-3	Predisporre IC6 per RAM/EEPROM da 8 K.	
	Non connesso	Predisporre IC6 per EPROM da 8 K.	
J6	posizione 1-2	Questo jumper viene utilizzato con J1 e serve per selezionare la mappatura della memoria. Vedere il paragrafo "MAPPAGGIO DELLE MEMORIE" per ulteriori informazioni.	*
	posizione 2-3		
	Non connesso		
JS3	posizione 1-2	Collega il pin 1 di CN3A a GND.	*
	posizione 2-3	Collega il pin 1 di CN3A a +5 Vcc.	
JS4	posizione 1-2	Collega il pin 1 di CN3B a GND.	*
	posizione 2-3	Collega il pin 1 di CN3B a +5 Vcc.	
JS12	posizione 1-2	Collega il pin 26 della CPU (P3.2-/INT0) al pin 23 di CN1 (/INT).	*
	posizione 2-3	Collega la linea di ricezione della linea seriale B (RS 232) al pin 26 della CPU (P3.2-/INT0).	
JS13	posizione 1-2	Collega il pin 28 della CPU (P3.4-T0) al pin 24 di CN1 (/NMI).	*
	posizione 2-3	Collega la linea di trasmissione della linea seriale B (RS 232) al pin 28 della CPU (P3.4-T0).	

FIGURA 17: TABELLA JUMPERS A 3 VIE

L' * indica la connessione di default, ovvero la connessione impostata in fase di collaudo, con cui la scheda viene fornita.

INPUT DI BORDO

La scheda **GPC® 554** è provvista di 3 jumpers, denominati J2, J7 e J8, che sono acquisibili via software dall'utente.

Le applicazioni più immediate possono essere quelle destinate al settaggio delle condizioni di lavoro o alla selezione di parametri relativi al firmware di bordo. Per ulteriori informazioni si faccia riferimento ai paragrafi "MAPPAGGIO DELL'I/O" e "DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO", mentre per una facile individuazione della loro posizione fare riferimento alla figura 16.

Il jumper J2 viene anche utilizzato da alcuni pacchetti software (ad esempio il **BASIC554**), per selezionare la modalità di funzionamento RUN o quella DEBUG; mentre J7 e J8, come descritto in precedenza, possono anche essere utilizzati come connettore, per il collegamento a 2 ingressi analogici o TTL.

RESET E WATCH DOG

La scheda **GPC® 554** è dotata di una circuiteria di watch dog, interna alla CPU, molto efficiente e di facile gestione software. In particolare le caratteristiche di questa circuiteria sono le seguenti:

- funzionamento astabile;
- tempo d'intervento programmabile da software da 1,111 msec fino a 283,305 msec;
- attivazione via hardware tramite il jumper JS10;
- retrigger via software;

Si ricorda che nel funzionamento astabile una volta scaduto il tempo d'intervento la circuiteria si attiva, rimane attiva per il tempo di reset e quindi si disattiva nuovamente.

Si ricorda inoltre che tra le sorgenti di /RESET della **GPC® 554**, oltre all'eventuale circuiteria di watch dog, sono sempre presenti il pulsante P1 e la circuiteria di power on.

Per quanto riguarda l'operazione di retrigger della circuiteria di watch dog, si faccia riferimento ai data sheet del microprocessore oppure all'appendice B di questo manuale.

COMUNICAZIONE SERIALE

La linea di comunicazione seriale A della scheda **GPC® 554** può essere bufferata solo in RS 232. Dal punto di vista software sono invece definibili tutti i parametri del protocollo fisico di comunicazione tramite la programmazione dei registri interni della CPU.

La **GPC® 554** dispone di una seconda linea di comunicazione seriale (B) che può essere bufferata solo in RS 232. Per fare questo si devono settare i jumpers JS12 e JS13 in posizione 2-3.

La linea seriale B è una linea seriale software gestita tramite due linee di I/O del microcontrollore. I parametri della comunicazione sono quindi definibili via software parametrizzando il firmware di gestione (per maggiori informazioni fare riferimento al manuale d'uso del pacchetto software).

INTERRUPTS

Una caratteristica peculiare della **GPC® 554** è la notevole potenza nella gestione delle interruzioni. Di seguito viene riportata una breve descrizione di come possono essere gestiti i segnali hardware di interrupt della scheda; per quanto riguarda la gestione di tali interrupts si faccia riferimento ai data sheets del microprocessore oppure all'appendice B di questo manuale.

- **ABACO® I/O BUS** -> Genera un interrupt sul pin T0 della CPU, tramite la linea /NMI BUS di CN1, se il jumper JS13 é settato in posizione 1-2.
Genera un interrupt sul pin /INT0 della CPU, tramite la linea /INT BUS di CN1, se il jumper JS12 é settato in posizione 1-2.
- Periferiche della CPU -> Generano un interrupt interno. In particolare le possibili sorgenti d'interrupt interno sono le sezioni: Timer/Counter, A/D converter, linea seriale e linea I²C.

Sulla scheda é presente un gestore d'interrupt che consente di attivare, disattivare, mascherare le sorgenti d'interrupt e che regola l'attivazione contemporanea di più interrupts. In questo modo l'utente ha sempre la possibilità di rispondere in maniera efficace e veloce a qualsiasi evento esterno, stabilendo anche la priorità delle varie sorgenti.

SELEZIONE MEMORIE

La **GPC® 554** può montare fino ad un massimo di 104 Kbytes di memoria variamente suddivisa. In particolare valgono le informazioni riportate nella seguente tabella:

IC	DISPOSITIVO	DIMENSIONE	STRIPPAGGIO
6	RAM/EEPROM	8K Bytes	J3 in 2-3; J4 non connesso; J5 in 2-3
	RAM/EEPROM	32K Bytes	J3 in 2-3; J4 in 2-3; J5 in 1-2
	EPROM	8K Bytes	J3 in 1-2; J4 in 1-2; J5 non connesso
	EPROM	32K Bytes	J3 in 1-2; J4 in 1-2; J5 in 1-2
8	RAM	32K Bytes	
4	EPROM	32K Bytes	
5	EEPROM	256÷8K Bytes	

FIGURA 18: TABELLA DI SELEZIONE MEMORIE

Tutti i dispositivi sopra descritti devono essere con pin out di tipo JEDEC a parte l'EEPROM seriale di IC5 che deve essere richiesta alla **grifo®** in fase di ordine della scheda. Per quanto riguarda le sigle dei vari dispositivi che possono essere montati, fare riferimento alla documentazione della casa costruttrice. Per una facile individuazione dei dispositivi di memoria fare riferimento alla figura 12. I moduli di RAM per IC6, possono, su richiesta, essere del tipo tamponato.

DESCRIZIONE SOFTWARE

Questa scheda ha la possibilità di usufruire di una ricca serie di strutture software che consentono di utilizzarne al meglio le caratteristiche. In generale la scheda può sfruttare tutte le risorse software per il microprocessore montato e tutti i pacchetti ideati per la famiglia 51, sia ad alto che a basso livello. Tra questi ricordiamo:

GET51: Completo programma di EDITOR, Comunicazione e gestione delle Memorie di Massa per le schede della famiglia 51. Questo programma, sviluppato dalla **grifo®**, consente di operare in condizioni ottimali, in abbinamento ai pacchetti software BASIC 554, MDP, BXC51, FMO52, ecc. Una serie di comodi menù a tendina facilita l'uso del programma, il quale può funzionare anche in abbinamento ad un mouse. Il programma, oltre che girare in ambiente MS-DOS, gira tranquillamente anche sulle macchine MACINTOSH in abbinamento al programma VIRTUAL-PC. Viene fornito su dischetti MS-DOS da 3"1/2.

MDP: monitor debugger in grado di caricare e debuggare un qualsiasi file HEX con codice 'I51. Dispone di tutti i comandi normalmente disponibili con un'emulatore e fornisce quindi all'utente la possibilità di operare comodamente con tutte le risorse di bordo. Per questo pacchetto software è sufficiente disporre di un P.C. che effettua le sole operazioni di console nei confronti dell'utente.

FORTH: completa struttura di sviluppo che consente di programmare la scheda in FORTH. Richiede un P.C. per l'interfaccia utente e rende disponibili strutture dati e di programmazione ad alto livello, che velocizzano lo sviluppo dell'applicativo con ottime caratteristiche in termini di codice sviluppato e velocità di esecuzione.

BASIC 554: completa struttura di sviluppo che consente di programmare la scheda con un BASIC interpretato adatto alle applicazioni industriali. Per operare è sufficiente un P.C. che svolge le funzioni di console nei confronti della scheda su cui viene invece sviluppato, debuggato, provato e salvato il programma da realizzare. La programmazione è ad alto livello ed interessa la maggioranza dei dispositivi a bordo scheda, di cui vengono già forniti i driver software di facile utilizzo.

BXC51: Cross compilatore per files sorgenti scritti in BASIC 554. Disponibile in ambiente MS-DOS, permette un notevole incremento in termini di velocità di esecuzione rispetto all'equivalente programma in BASIC interpretato.

MCA 51: Macro Cross Assembler. Disponibile in ambiente MS-DOS e nella versione assoluta o rilocabile, permette una facile ed efficiente programmazione in assembler, dei microcontrollori basati sull'8051. In versione rilocabile, viene anche fornito un linker ed un gestore di librerie.

MCC 51: Integer Cross Compiler per files sorgenti scritti in linguaggio C. Disponibile in ambiente MS-DOS, genera un source assembly compatibile con il MICRO/ASM 51 o con il macro assembler rilocabile dell'Intel (MCS-51).

MCS 51: Simulatore e Debugger a livello source. Simulatore/Debugger in grado di simulare i microcontrollori della famiglia I51 e di monitorare lo stato di esecuzione di un programma. Permette tramite un PC e senza l'aggiunta di emulatori o hardware addizionale, il caricamento o il salvataggio di file HEX o simbolici, il settaggio di breakpoints, l'esecuzione in modalità trace di istruzioni C e/o assembler, la visualizzazione di qualsiasi registro o variabile, ecc.

MCK 51: E' la somma dei pacchetti MCC 51 e MCA 51 e coincide con un completo compilatore C in grado di generare codice eseguibile per la famiglia '51 Intel e di generare un file simbolico utilizzabile dall'MCS 51.

HI TECH C 51: Cross compilatore per file sorgenti scritti in linguaggio C. E' un potente pacchetto software che tramite un comodo I.D.E. permette di utilizzare un editor, un compilatore C (floating point), un assembler, un ottimizzatore, un linker e un remote debugger. Sono inoltre inclusi i source delle librerie.

SYS51CW: Cross compilatore per programmi scritti in C, disponibile in ambiente WINDOWS con un comodo IDE che mette a disposizione: editor, compilatore C, assembler, ottimizzatore, linker, librerie ed un debugger simbolico remoto.

SYS51PW: Cross compilatore per programmi scritti in PASCAL, disponibile in ambiente WINDOWS con un comodo IDE che mette a disposizione: editor, compilatore PASCAL, assembler, ottimizzatore, linker, librerie ed un debugger simbolico remoto.

XPAS51: Cross compilatore per files sorgenti scritti in PASCAL, disponibile in ambiente MS-DOS.

DDS MICRO C 51: E' un comodo pacchetto software, a basso costo, che tramite un completo I.D.E. permette di utilizzare un editor, un compilatore C (integer), un assembler, un linker e un remote debugger abbinato ad un monitor. Sono inclusi i sorgenti delle librerie ed una serie di utility.

NOICE: Potente struttura di debugger composta da un monitor debugger residente sulla scheda e da un apposito programma MS-DOS. I due programmi comunicano tramite una linea seriale in RS 232. Il NOICE include: debug a livello sorgente, disassembler, visualizzatore di file, editor e visualizzazione della memoria, numero di breakpoint illimitato, esecuzione di singole istruzioni indipendente dall'hardware, definizione di simboli, possibilità di eseguire file di comandi, gestione del back trace, help in linea, ecc.

OPEN 51/UNI: Emulatore in circuit per la famiglia '51 Intel. E' un potente pacchetto hardware e software che include: debug a livello sorgente e simbolico, gestione di progetti, editor multi finestra, esecuzione di compilatori, assembler esterni, debug di più moduli contemporaneo, disassembler, funzioni di step e trace a livello sorgente, funzioni di animazione, veloce gestione dei breakpoint sempre a livello sorgente, visualizzazione e modifica di variabili a livello di strutture dati ad alto livello.

BASCOM 8051: Cross compilatore a basso costo per files sorgenti scritti in BASIC, disponibile in ambiente WINDOWS con un comodo IDE che mette a disposizione un editor, il compilatore ed un simulatore molto potente per il debugger del sorgente. Comprende molti modelli di memoria, svariati tipi di dati ed istruzioni dedicate alle risorse hardware.

FMO52: monitor debugger in grado di caricare e debuggare un qualsiasi file HEX con codice 'I51. Dispone di tutti i comandi normalmente disponibili con un'emulatore e fornisce quindi all'utente la possibilità di operare comodamente con tutte le risorse di bordo. Per questo pacchetto software é sufficiente disporre di un P.C. che effettua le sole operazioni di console nei confronti dell'utente. E' inoltre in grado di programmare su FLASH EPROM l'applicativo sviluppato dall'utente e successivamente eseguirlo in modalità di autorun.

MAPPAGGI ED INDIRIZZAMENTI

In questo capitolo ci occuperemo di fornire tutte le informazioni relative all'utilizzo della scheda, dal punto di vista della programmazione via software. Tra queste si trovano le informazioni riguardanti il mappaggio della scheda e la gestione software delle sezioni componenti.

MAPPAGGIO DELLE RISORSE DI BORDO

La gestione delle risorse della scheda é affidata ad una logica di controllo completamente realizzata con logiche programmabili. Essa si occupa del mappaggio delle zone di RAM ed EPROM e di tutte le periferiche di bordo, semplificando l'operatività dell'utente. La logica di controllo é realizzata in modo da gestire separatamente il mappaggio delle memorie di bordo ed il mappaggio delle periferiche viste in Input/Output. Complessivamente la CPU 80C552 indirizza direttamente 64K di area codice e 64K di area dati, quindi alla logica di controllo è assegnato il compito di allocare i dispositivi di memoria installabili nello spazio fisico massimo di 128K Bytes. Questa gestione è effettuata via hardware tramite lo strappaggio di alcuni jumpers (J3, J4, J5, J1, J6) con cui si può definire quali memorie utilizzare e il range di indirizzamento per ciascuna di esse. Per quanto riguarda il mappaggio dell'I/O si deve invece ricordare che la logica di controllo provvede naturalmente a non utilizzare le locazioni riservate per le periferiche interne della CPU, in modo da evitare ogni problema di conflittualità.

Riassumendo i dispositivi mappati sulla scheda sono essenzialmente:

- 32K Bytes di EPROM su IC 4
- 32K Bytes di RAM su IC 8
- Fino a 32K Bytes di RAM/EEPROM/EPROM su IC 6
- **ABACO®** I/O BUS
- RUN/DEBUG (stato di J2)

Questi occupano gli indirizzi riportati nei paragrafi seguenti e non possono essere riallocati in nessun altro indirizzo. La EEPROM seriale di IC 5, é sempre gestita dalla logica di controllo, ma effettivamente non occupa spazio d'indirizzamento in quanto sfrutta una comunicazione seriale sincrona gestita tramite linee di I/O della CPU.

MAPPAGGIO PERIFERICHE IN I/O

Come detto precedentemente, per l'I/O si sono utilizzati gli ultimi 256 indirizzi (192 utilizzati per l'**ABACO®** I/O BUS, e 64 bytes per la lettura del jumper J2 e per future espansioni) dei 64K Bytes dell'area dati gestita dalla CPU. Per maggior chiarezza si riporta il nome del registro, il suo indirizzo, il tipo di accesso ed una breve descrizione del loro significato:

DISP.	REG.	IND.	R/W	SIGNIFICATO
ABACO® I/O BUS	I/O BUS	FF00H÷FFBFH	R/W	Indirizzi ABACO® I/O BUS
RUN/DEBUG	RUNDEB	FFC0H÷FFFFH	R	Registro di acquisizione stato del jumper di input utente J2

FIGURA 19: TABELLA INDIRIZZAMENTO I/O

Per quanto riguarda la descrizione del significato dei registri qui sopra riportati, si faccia riferimento al capitolo successivo "DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO".

MAPPAGGIO DELLE MEMORIE

Per quanto riguarda il mappaggio delle memorie, la scheda può essere configurata in 3 modi. Di seguito viene riportata una schematizzazione di questi indirizzamenti, con le indicazioni di come devono essere strappati i jumpers J1 e J6 che svolgono questa selezione. Si ricorda che la combinazione binaria dei jumpers J1 e J6 indica il numero del mappaggio.

MAPPAGGIO 0




FIGURA 20: MAPPAGGIO DELLE MEMORIE IN MODO 0 (BASIC+DEBUG)

Configurazione jumpers: J1 in posizione NON CONNESSO; J6 in posizione NON CONNESSO
 Usato dai pacchetti software: BASIC 554; BXC51; HI TECH C; DDS C; RSD 554 (J6 in 1-2); ecc.

MAPPAGGIO 1




FIGURA 21: MAPPAGGIO DELLE MEMORIE IN MODO 1 (ASM)

Configurazione jumpers: J1 in posizione CONNESSO; J6 in posizione NON CONNESSO
 Usato da pacchetti software come: HI TECH C; DDS C; ecc.

MAPPAGGIO 3




FIGURA 22: MAPPAGGIO DELLE MEMORIE IN MODO 3 (ASM)

Configurazione jumpers: J1 in posizione CONNESSO; J6 in posizione 2-3
 Usato da pacchetti software come: MD/P; LUCIFER HI TECH C; DDS C; FMO52; ecc.

DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO

Nel paragrafo precedente sono stati riportati gli indirizzi di allocazione di tutte le periferiche e di seguito viene riportata una descrizione dettagliata della funzione e del significato dei relativi registri (al fine di comprendere le successive informazioni, fare sempre riferimento alla tabella di indirizzamento I/O). Qualora la documentazione riportata fosse insufficiente fare riferimento direttamente alla documentazione tecnica della casa costruttrice del componente. In questo capitolo inoltre non vengono descritte le sezioni che fanno parte del microprocessore; per quanto riguarda la programmazione di quest'ultime si faccia riferimento alla documentazione tecnica della casa costruttrice del componente oppure all'appendice B di questo manuale.

Nei paragrafi successivi si usano le indicazioni D0÷D7 per fare riferimenti ai bits della combinazione utilizzata nelle operazioni di I/O.

JUMPER J2, J7 E J8

Il jumper J2 montato a bordo della **GPC®554** può essere acquisito via software, effettuando una semplice operazione di lettura all'indirizzo di allocazione del registro RUNDEB. Il significato dei bits del registro é il seguente:

D7	->	Stato di J2
D6÷D0	->	RISERVATI

Si ricorda che tale jumper svolge la funzione di selettore delle modalità RUN o DEBUG, caratteristica di alcuni pacchetti software della **grifo®**.

Per quanto riguarda il funzionamento di J7 e J8 é praticamente molto simile a J2, la differenza é nel fatto che per acquisire il loro stato bisogna effettuare una operazione di lettura direttamente su due pins della CPU e più precisamente:

P5.6	->	Stato di J8
P5.7	->	Stato di J7

Il jumper **NON CONNESSO** fornisce lo stato logico **1**, mentre il jumper **CONNESSO** fornisce lo stato logico **0**.

EEPROM SERIALE

Per quanto riguarda la gestione del modulo di EEPROM seriale (IC5), si faccia riferimento alla documentazione specifica del componente. In questo manuale tecnico non viene riportata alcuna informazione software in quanto la modalità di gestione è articolata e prevede una conoscenza approfondita del componente e comunque l'utente può usare le apposite procedure ad alto livello fornite nel pacchetto di programmazione. Si ricorda solo che i primi 32 bytes (0...31) sono riservati, da alcuni pacchetti software che ne fanno un'utilizzo specifico, perciò si deve evitare la modifica dei medesimi. Dal punto di vista elettrico :

linea DATA (SDA)	->	pin P3.3 della CPU
linea CLOCK (SCL)	->	pin P3.5 della CPU

Data l'implementazione hardware della circuiteria di gestione del modulo di EEPROM seriale, si ricorda che i segnali **A2**, **A1** e **A0** dello slave address sono rispettivamente posti a **0,0** e **0**.

PERIFERICHE DELLA CPU

La descrizione dei registri e del relativo significato di tutte le periferiche interne della CPU (linea seriale, timer/counter, A/D converter, PWR, linea I²C, linee di I/O) é disponibile nell'appendice B. Qualora queste informazioni fossero ancora insufficienti, fare riferimento alla documentazione tecnica della casa costruttrice.

SCHEDE ESTERNE

La scheda **GPC® 554** si interfaccia a buona parte dei moduli della serie BLOCK e di interfaccia utente. Le risorse di bordo possono essere facilmente aumentate collegando la **GPC® 554** alle numerose schede periferiche del carteggio **grifo®** tramite l'**ABACO®** I/O BUS. Anche schede in formato Europa con BUS **ABACO®** possono essere collegate, sfruttando gli appositi mother boards. A titolo di esempio ne riportiamo un elenco con una breve descrizione delle caratteristiche di massima, per maggiori informazioni, richiedere la documentazione specifica.

OBI 01 - OBI 02

Opto BLOCK Input NPN-PNP

Interfaccia per 16 input optoisolati e visualizzati tipo NPN, PNP, connettore a morsettiera, connettore normalizzato I/O **ABACO®** a 20 vie; sezione alimentatrice; attacco rapido per guide DIN 46277-1 e DIN 46277-3.

OBI N8 - OBI P8

Opto BLOCK Input NPN-PNP

Interfaccia per 8 input optoisolati e visualizzati tipo NPN, PNP, connettore a morsettiera, connettore normalizzato I/O **ABACO®** a 20 vie; sezione alimentatrice; attacco rapido per guide DIN 46277-1 e DIN 46277-3.

TBO 01 - TBO 08

Transistor BLOCK Output

Interfaccia per 16 connettore normalizzato I/O **ABACO®** a 20 vie; 16 o 8 output a transistor in Open Collector da 45 Vcc 3 A su connettore a morsettiera. Uscite optoisolate e visualizzate; attacco rapido per guide DIN 46277-1 e 3.

RBO 01

Relé BLOCK Output

Interfaccia per connettore normalizzato I/O **ABACO®** a 20 vie; 8 output visualizzati con relé da 5 o 10 A (connettore a morsettiera); contatti in scambio (N.O. e N.C.); attacco rapido per guide DIN 46277-1 e 3.

RBO 08 - RBO 16

Relé BLOCK Output

Interfaccia per connettore normalizzato I/O **ABACO®** a 20 vie; 8 o 16 output visualizzati con relé da 3 A con MOV; connettore a morsettiera; attacco rapido per guide DIN 46277-1 e 3.

XBI 01

miXed BLOCK Input-Output

Interfaccia tra 8 input + 8 output TTL (connettore normalizzato I/O **ABACO®** a 20 vie), con 8 output a transistor in Open Collector da 45 Vcc 3 A + 8 input con filtro a Pi-Greco (connettore a morsettiera). I/O optoisolati e visualizzati; attacco rapido per guide DIN 46277-1 e 3.

XBI R4 - XBI T4

miXed BLOCK Input-Output

Interfaccia per connettore normalizzato I/O **ABACO®** a 20 vie; 4 relé da 3 A con MOV o 4 transistor open collectors da 3 A optoisolati; 4 linee di input optoisolate; linee di I/O visualizzate; connettore a morsettiera; attacco rapido per guide DIN tipo C e guide Ω .

FBC 20 - FBC 120

Flat Block Contact 20 vie

Interfaccia tra 2 o 1 connettori a perforazione di isolante (scatolino da 20 vie maschi) e la filatura da campo (morsettiere a rapida estrazione). Attacco rapido per guide tipo DIN 46277-1 e 3.

IBC 01

Interface Block Comunication

Scheda di conversioni per comunicazioni seriali. 2 linee RS 232; 1 linea RS 422-485; 1 linea in fibra ottica; interfaccia DTE/DCE selezionabile; attacco rapido per guide tipo DIN 46277-1 e 3.

IAC 01

Interface Adapter Centronics

Interfaccia tra 16 I/O TTL su connettore normalizzato I/O **ABACO**[®] a 20 vie e connettore a vaschetta D 25 vie femmina con pin out standard Centronics per la gestione di una stampante parallela.

IAF 42

Interface Adapter Futaba

Interfaccia tra 16 I/O TTL su connettore normalizzato I/O **ABACO**[®] e connettore a scatolino a 20 vie con pin out standard per la gestione dei display fluorescenti della FUTABA.

IAL 42

Interface Adapter LCD

Interfaccia tra 16 I/O TTL su connettore normalizzato I/O **ABACO**[®] e connettore a scatolino a 14 vie con pin out standard per la gestione di display fluorescenti LCD.

DEB 01

Didactis Experimental Board

Scheda di supporto per l'utilizzo di 16 linee di I/O TTL. Comprende: 16 tasti; 16 LED; 4 digits; tastiera a matrice da 16 tasti; interfaccia per stampante Centronics, display LCD, display Fluorescente, connettore I/O **GPC**[®] 68; collegamento con il campo.

MCI 64

Memory Cards Interfaces 64 MBytes

Interfaccia per la gestione di Memory cards PCMCIA a 68 pins tramite un connettore normalizzato I/O **ABACO**[®]; sono disponibili driver per linguaggi ad alto livello.

KDL X24 - KDF 224

Keyboard Display LCD 2,4 righe 24 tasti - Keyboard Display Fluorescent 2 righe 24 tasti

Interfaccia tra 16 I/O TTL su connettore normalizzato I/O **ABACO**[®] a 20 vie e tastiera a matrice esterna da 24 tasti; display alfanumerico fluorescente 20x 2 o LCD 20x2, 20x4 retroilluminato a LEDs. Predisposizione per collegamento a tastiera telefonica.

QTP 24P

Quick Terminal Panel 24 tasti con interfaccia Parallela

Interfaccia operatore provvista di display alfanumerico fluorescente 20x 2 o LCD 20x2, 20x4 retroilluminato a LEDs; tastiera a membrana da 24 tasti di cui 12 configurabili dall'utente; 16 LEDs di stato; alimentatore a bordo scheda in grado di pilotare anche carichi esterni; interfaccia parallela basata su 16 I/O TTL di un connettore normalizzato I/O **ABACO**[®] a 20 vie. Tasti ed etichette personalizzabili tramite serigrafie da inserire in apposite tasche; opzione di contenitore metallico.




FIGURA 23: SCHEMA DELLE POSSIBILI CONNESSIONI

QTP G28

Quick Terminal Panel 28 tasti con LCD grafico

Interfaccia operatore provvista di display grafico da 240x128 pixel retroilluminato con lampada a catodo freddo; tastiera a membrana da 28 tasti di cui 5 configurabili dall'utente; 16 LEDs di stato; alimentatore a bordo scheda; interdaccia seriale in RS 232, RS 422-485 o current loop; linea seriale ausiliaria in RS 232 Tasti ed etichette personalizzabili dall'utente tramite serigrafie da inserire in apposite tasche; contenitore metallico e plastico; EEPROM di set up; 256K EPROM o FLASH; Real Time Clock; 128K RAM; buzzer. Firmware di gestione che svolge funzione di terminale con primitive grafiche.

ZBR xxx

Zipped BLOCK Relays xx Input + xx Output

Periferica per xx Input optoisolati e visualizzati tipo NPN; xx relé da 3A con MOV; connettori a morsettiera per ingressi optoisolati e uscite; connettore normalizzato **ABACO**[®] I/O BUS; 61 LEDs di visualizzazione; sezione alimentatrice a bordo; attacco rapido per guide Ω . Le possibili configurazioni in termini di numero di I/O sono: xxx=324 con 32 In e 24 Out; xxx=246 con 24 In e 16 Out; xxx=168 con 16 In e 8 Out.

ZBT xxx

Zipped BLOCK Transistors xx Input + xx Output

Periferica per xy Input optoisolati e visualizzati tipo NPN; yz darlington da 3A con diodo di ricircolo; connettori a morsettiera per ingressi optoisolati e uscite; connettore normalizzato **ABACO**[®] I/O BUS; 61 LEDs di visualizzazione; sezione alimentatrice a bordo; attacco rapido per guide Ω . Le possibili configurazioni in termini di numero di I/O sono: xxx=324 con 32 In e 24 Out; xxx=246 con 24 In e 16 Out; xxx=168 con 16 In e 8 Out.

ABB 05

ABACO[®] Block BUS 5 slots

Mother board **ABACO**[®] da 5 slots; passo 4 TE; guidaschede; connettori normalizzati di alimentazione; tasto di reset; LEDs per alimentazioni; interfaccia **ABACO**[®] I/O BUS; sezione alimentatrice per +5 Vdc; sezione alimentatrice per +V Opto; sezioni alimentatrici galvanicamente isolate; tre tipi di alimentazione: da rete, bassa tensione o stabilizzata. Attacco rapido per guide Ω .

ABB 03

ABACO[®] Block BUS 3 slots

Mother board **ABACO**[®] da 3 slots; passo 4 TE; guidaschede; connettori normalizzati di alimentazione; tasto di reset; LEDs per alimentazioni; interfaccia **ABACO**[®] I/O BUS. Attacco rapido per guide Ω .

CAN 14

Control Area Network, 1 channel, galvanically insulated

Modulo periferico della serie 4 (100x50 mm); UART CAN SJA1000; 1 canale seriale galvanicamente isolato; interfaccia per **ABACO**[®] I/O BUS; possibilità di montaggio diretto su guide Ω di tipo DIN 46277-1 e 3.

DAC 212

Digital to Analog Converter 12 bits, multi-range

Modulo periferico della serie 4 (100x50 mm); D/A converter multi-range a 2 canali da 12 bit; range del segnali d'uscita ± 10 o 0/+10 Vdc; interfaccia per **ABACO**[®] I/O BUS; possibilità di montaggio diretto su guide Ω di tipo DIN 46277-1 e 3.

ADC 812

Analog to Digital Converter, 8 channels, 12 bits multi-range

Modulo periferico della serie 4 (100x50 mm); A/D converter DAS (Data Acquisition System) multi-range a 8 canali da 12 bit; Track-Hold; tempo di conversione 6 μ s; range dei segnali d'ingresso ± 10 , ± 5 , $+10$, $+5$ Vdc oppure $0\div 20$, $4\div 20$ mA; interfaccia per ABACO® I/O BUS; possibilità di montaggio diretto su guide Ω di tipo DIN 46277-1 e 3.

BIBLIOGRAFIA

E' riportato di seguito, un elenco di manuali e note tecniche, a cui l'utente può fare riferimento per avere maggiori chiarimenti, sui vari componenti montati a bordo della scheda GPC® 554.

Manuale TEXAS INSTRUMENTS:	<i>The TTL Data Book - SN54/74 Families</i>
Manuale TEXAS INSTRUMENTS:	<i>Linear Circuits Data Book - Volume 3</i>
Manuale NEC:	<i>Memory Products</i>
Manuale MAXIM:	<i>New Releases Data Book - Volume 4</i>
Manuale XICOR:	<i>Data Book</i>
Manuale PHILIPS:	<i>80C51 - Based 8-Bit Microcontrollers</i>
Manuale NATIONAL SEMICONDUCTOR:	<i>Linear Databook - Volume 2</i>
Manuale SGS-THOMSON:	<i>Programmable Logic Manual GAL Products</i>



APPENDICE A: DISPOSIZIONE JUMPERS




FIGURA A1: DISPOSIZIONE JUMPERS PER MEMORIE




FIGURA A2: DISPOSIZIONE JUMPERS PER COMUNICAZIONE SERIALE

APPENDICE B: DESCRIZIONE COMPONENTI DI BORDO


Philips Semiconductors

Product specification

Single-chip 8-bit microcontroller

80C552/83C552

Single-chip 8-bit microcontroller with 10-bit A/D, capture/compare timer, high-speed outputs, PWM



DESCRIPTION

The 80C552/83C552 (hereafter generically referred to as 8XC552) Single-Chip 8-Bit Microcontroller is manufactured in an advanced CMOS process and is a derivative of the 80C51 microcontroller family. The 8XC552 has the same instruction set as the 80C51. Three versions of the derivative exist:

- 83C552—8k bytes mask programmable ROM
- 80C552—ROMless version of the 83C552
- 87C552—8k bytes EPROM (described in a separate chapter)

The 8XC552 contains a non-volatile 8k × 8 read-only program memory (83C552), a volatile 256 × 8 read/write data memory, five 8-bit I/O ports, one 8-bit input port, two 16-bit timer/event counters (identical to the timers of the 80C51), an additional 16-bit timer coupled to capture and compare latches, a 15-source, two-priority-level, nested interrupt structure, an 8-input ADC, a dual DAC pulse width modulated interface, two serial interfaces (UART and I²C-bus), a "watchdog" timer and on-chip oscillator and timing circuits. For systems that require extra capability, the 8XC552 can be expanded using standard TTL compatible memories and logic.


In addition, the 8XC552 has two software selectable modes of power reduction—idle mode and power-down mode. The idle mode freezes the CPU while allowing the RAM, timers, serial ports, and interrupt system to continue functioning. The power-down mode saves the RAM contents but freezes the oscillator, causing all other chip functions to be inoperative.

The device also functions as an arithmetic processor having facilities for both binary and BCD arithmetic plus bit-handling capabilities. The instruction set consists of over 100 instructions: 49 one-byte, 45 two-byte, and 17 three-byte. With a 16MHz (24MHz) crystal, 58% of the instructions are executed in 0.75µs (0.5µs) and 40% in 1.5µs (1µs). Multiply and divide instructions require 3µs (2µs).

FEATURES

- 80C51 central processing unit
- 8k × 8 ROM expandable externally to 64k bytes
- ROM code protection
- An additional 16-bit timer/counter coupled to four capture registers and three compare registers
- Two standard 16-bit timer/counters
- 256 × 8 RAM, expandable externally to 64k bytes
- Capable of producing eight synchronized, timed outputs
- A 10-bit ADC with eight multiplexed analog inputs
- Two 8-bit resolution, pulse width modulation outputs
- Five 8-bit I/O ports plus one 8-bit input port shared with analog inputs
- I²C-bus serial I/O port with byte oriented master and slave functions
- Full-duplex UART compatible with the standard 80C51
- On-chip watchdog timer
- Three speed ranges:
 - 3.5 to 16MHz
 - 3.5 to 24MHz (ROM, ROMless only)
 - 3.5 to 30MHz (ROM, ROMless only)
- Three operating ambient temperature ranges:
 - P83C552xBx: 0°C to +70°C
 - P83C552xFx: -40°C to +85°C (XTAL frequency max. 24 MHz)
 - P83C552xHx: -40°C to +125°C (XTAL frequency max. 16 MHz)


LOGIC SYMBOL



Single-chip 8-bit microcontroller

80C552/83C552

BLOCK DIAGRAM




Single-chip 8-bit microcontroller

80C552/83C552

PIN CONFIGURATIONS

Plastic Leaded Chip Carrier



* Do not connect.



80C51 Family Derivatives

8XC552/562 overview

80C51 Family Derivatives

8XC552/562 overview

8XC552 OVERVIEW
 The 8XC552 is a stand-alone high-performance microcontroller designed for use in real-time applications such as instrumentation, industrial control, and automotive control applications such as engine management and transmission control. The device provides, in addition to the 80C51 standard functions, a number of dedicated hardware functions for these applications.
 The 8XC552 single-chip 8-bit microcontroller is manufactured in an advanced CMOS process and is a derivative of the 80C51 microcontroller family. The 8XC552 uses the powerful instruction set of the 80C51. Additional special function registers are incorporated to control the on-chip peripherals. Three versions of the derivative exist although the generic term '8XC552' is used to refer to family members:

- 83C552: 8k bytes mask-programmable ROM, 256 bytes RAM
- 87C552: 8k bytes EPROM, 256 bytes RAM
- 80C552: ROMless version of the 83C552

The 8XC552 contains a nonvolatile 8k x 8 read-only program memory, a volatile 256 x 8 read/write data memory, five 8-bit I/O ports and one 8-bit input port, two 16-bit timer/event counters (identical to the timers of the 80C51), an additional 16-bit timer coupled to capture and compare latches, an 8-input ADC, a dual DAC pulse width modulated interface, two serial interfaces (UART and I²C bus), a "watchdog" timer, and on-chip oscillator and timing circuits. For systems that require extra capability, the 8XC552 can be expanded using standard TTL-compatible memories and logic.
 The 8XC552 has two software selectable modes of reduced activity for further power reduction—Idle and Power-down. The Idle mode freezes the CPU and resets Timer T2 and the ADC and PWM circuitry but allows the other timers, RAM, serial ports, and interrupt system to continue functioning. The power-down mode saves the RAM contents but freezes the oscillator, causing all other chip functions to become inoperative.

83C562 OVERVIEW

The 83C562 has been derived from the 8XC552 with the following changes:

- The SIO1 (I²C) interface has been omitted.
- The output of port lines P1.6 and P1.7 have a standard configuration instead of open drain.
- The resolution of the A/D converter is decreased from 10 bits to 8 bits.
- The time of an A/D conversion has decreased from 50 machine cycles to 24 machine cycles.

All other functions, pinning and packaging are unchanged.
 This chapter of the users' guide can be used for the 83C562 by omitting or changing the following:

- Disregard the description of SIO1 (I²C).
- The SFRs for the interfaces: S1ADR, S1DATA, S1STA, and S1CON are not implemented. The two SIO1 related flags ES1 in SFR IEN0 and PS1 in SFR IP0 are also not implemented. These two

flag locations are undefined after RESET. The interrupt vector for SIO1 is not used.

- Port lines P1.6 and P1.7 are not open-drain but have the same standard configuration and electrical characteristics as P1.0-P1.5. Port lines P1.6 and P1.7 have alternative functions.
- The A/D converter has a resolution of 8 bits instead of 10 bits and consequently the two high-order bits 6 and 7 of SFR ADCON are not implemented. These two locations are undefined after RESET. The 8-bit result of an A/D conversion is present in SFR ADCH. The result can always be calculated from the formula:

$$256 \frac{V_{IN}}{AV_{ref}} \frac{AV_{ref}}{AV_{ref}}$$

The A/D conversion time is 24 machine cycles instead of 50 machine cycles, and the sampling time is 6 machine cycles instead of 8 machine cycles. The conversion time takes 3 machine cycles per bit.

- The serial I/O function SIO0 and its SFRs S0BUF and S0CON are renamed to SIO, SBUF, and SCON. The interrupt related flags ES0 and PS0 are renamed ES and PS. Interrupt source S0 is renamed S. The serial I/O function remains the same.

Differences From the 80C51

Program Memory
 The 8XC552 contains 8k bytes of on-chip program memory which can be extended to 64k bytes with external memories (see Figure 1). When the EA pin is held high, the 8XC552 fetches instructions from internal ROM unless the address exceeds 1FFFFH. Locations 2000H to FFFFH are fetched from external program memory. When the EA pin is held low, all instruction fetches are from external memory. ROM locations 0003H to 0073H are used by interrupt service routines.

Data Memory
 The internal data memory is divided into 3 sections: the lower 128 bytes of RAM, the upper 128 bytes of RAM, and the 128-byte special function register area. The lower 128 bytes of RAM are directly and indirectly addressable. While RAM locations 128 to 255 and the special function register area share the same address space, they are accessed through different addressing modes. RAM locations 128 to 255 are only indirectly addressable, and the special function registers are only directly addressable. All other aspects of the internal RAM are identical to the 80C51.

The stack may be located anywhere in the internal RAM by loading the 8-bit stack pointer. Stack depth is 256 bytes maximum.

Special Function Registers

The special function registers (directly addressable only) contain all of the 8XC552 registers except the program counter and the four register banks. Most of the 56 special function registers are used to control the on-chip peripheral hardware. Other registers include arithmetic registers (ACC, B, PSW), stack pointer (SP), and data pointer registers (DHP, DPL). Sixteen of the SFRs contain 128 directly addressable bit locations. Table 1 lists the 8XC552's special function registers.

The standard 80C51 SFRs are present and function identically in the 8XC552 except where noted in the following sections.




Figure 1. Memory Map

Timer T2

Timer T2 is a 16-bit timer consisting of two registers TM2H (HIGH byte) and TM2L (LOW byte). The 16-bit timer/counter can be switched off or clocked via a prescaler from one of two sources: fosc/12 or an external signal. When Timer T2 is configured as a counter, the prescaler is clocked by an external signal on T2 (P1.4). A rising edge on T2 increments the prescaler, and the maximum repetition rate is one count per machine cycle (1MHz with a 12MHz oscillator).

The maximum repetition rate for Timer T2 is twice the maximum repetition rate for Timer 0 and Timer 1. T2 (P1.4) is sampled at fosc/12 and again at SSP1 (i.e., twice per machine cycle). A rising edge is detected when T2 is LOW during one sample and HIGH during the next sample. To ensure that rising edge is detected, the input signal must be LOW for at least 1/2 cycle and then HIGH for at least 1/2 cycle. If a rising edge is detected before the end of SSP1, the timer will be incremented during the following cycle, otherwise it will be incremented one cycle later. The prescaler has a programmable division factor of 1, 2, 4, or 8 and is cleared if its division factor or input source is changed, or if the timer/counter is reset.

Timer T2 may be read "on the fly" but possesses no extra read latches, and software precautions may have to be taken to avoid misinterpretation in the event of an overflow from least to most significant bit while Timer T2 is being read. Timer T2 is not loadable and is reset by the RST signal or by a rising edge on the

input signal RT2. If enabled, RT2 is enabled by setting bit T2ER (TM2CON.5).

When the least significant byte of the timer overflows or when a 16-bit overflow occurs, an interrupt request may be generated. Either or both of these overflows can be programmed to request an interrupt. In both cases, the interrupt vector will be the same. When the lower byte (TM2L) overflows, flag T2B0 (TM2CON) is set and flag T2OV (TM2IF) is set when TM2H overflows. These flags are set one cycle after an overflow occurs. Note that when T2OV is set, T2B0 will also be set. To enable the byte overflow interrupt, bits ET2 (IE1.7), enable overflow interrupt, and T2S1 (TM2CON.7, 16-bit overflow interrupt select) must be set. Bit T2OV (TM2IF.7) is the Timer T2 16-bit overflow flag. All interrupt flags must be reset by software. To enable both byte and 16-bit overflow, T2B0 and T2S1 must be set and two interrupt service routines are required. A test on the overflow flags indicates which routine must be executed. For each routine, only the corresponding overflow flag must be cleared.

To enable the 16-bit overflow interrupt, bits ET2 (IE1.7), enable overflow interrupt) and T2S1 (TM2CON.7, 16-bit overflow interrupt select) must be set. Bit T2OV (TM2IF.7) is the Timer T2 16-bit overflow flag. All interrupt flags must be reset by software. To enable both byte and 16-bit overflow, T2B0 and T2S1 must be set and two interrupt service routines are required. A test on the overflow flags indicates which routine must be executed. For each routine, only the corresponding overflow flag must be cleared.

Timer T2 may be reset by a rising edge on RT2 (P1.5) if the Timer T2 external reset enable bit (T2ER) in T2CON is set. This reset also clears the prescaler. In the Idle mode, the timer/counter and TM2CON special function register (see Figure 3).



Table 1. 8XC552 Special Function Registers (Continued)

SYMBOL	DESCRIPTION	DIRECT ADDRESS	BIT ADDRESS, SYMBOL, OR ALTERNATIVE PORT FUNCTION	LSB	RESET VALUE
PWMP#	PWM prescaler	FEH			00H
PWM1#	PWM register 1	FDH			00H
PWM0#	PWM register 0	FCH			00H
RTE#	Reset toggle enable	EFH	TP47	TP46	00H
SP	Stack pointer	81H	RP45	RP44	07H
SUBUF	Serial 0 data buffer	99H	9F	9E	xxxxxxxH
SOCN#	Serial 0 control	98H	SM1	SM2	00H
S1ADR#	Serial 1 address	DBH	REN	TB8	00H
S1DAT#	Serial 1 data	DAH	SLAVE ADDRESS		00H
S1STA#	Serial 1 status	D9H	SC4	SC3	00H
S1CON#	Serial 1 control	D8H	DE	DD	00H
STE#	Set enable	EEH	EN51	STA	00H
TH0	Timer high 1	8DH	EN51	STA	00H
TH1	Timer high 0	8CH	EN51	STA	00H
TL0	Timer low 1	8BH	EN51	STA	00H
TL1	Timer low 0	8AH	EN51	STA	00H
TMH2#	Timer high 2	EDH	EN51	STA	00H
TML2#	Timer low 2	ECH	EN51	STA	00H
TMOD	Timer mode	89H	GATE	C/T	00H
TOON#	Timer control	88H	8E	8D	00H
TM2CON#	Timer 2 control	EAH	TR1	TR0	00H
TM2IR#	Timer 2 int flag reg	C8H	T2S0	T2ER	00H
T3#	Timer 3	FFH	CE	CD	00H

* SFRs are bit addressable.
SFRs are modified from or added to the 80C51 SFRs.




Figure 2. Timer T2 Interrupt Enable Register (IEN1)

Table 1. 8XC552 Special Function Registers


SYMBOL	DESCRIPTION	DIRECT ADDRESS	BIT ADDRESS, SYMBOL, OR ALTERNATIVE PORT FUNCTION	LSB	RESET VALUE
ACC*	Accumulator	E0H		E0	00H
ADCH#	A/D converter high	C6H		E1	xxxxxxxH
ADCON#	Adc control	C5H	ADC.1	ADC.0	xxxxxxxH
B*	B register	F0H	ADEX	ADCI	00000000B
CTCON#	Capture control	EBH	F3	F2	00H
CTH3#	Capture high 3	CFH	CTN3	CTP3	00H
CTH2#	Capture high 2	CEH	CTN2	CTP2	00H
CTH1#	Capture high 1	CDH	CTN1	CTP1	00H
CTH0#	Capture high 0	CCH	CTN0	CTP0	00H
CMH2#	Compare high 2	CBH			xxxxxxxH
CMH1#	Compare high 1	CAH			xxxxxxxH
CMH0#	Compare high 0	C9H			xxxxxxxH
CTL3#	Capture low 3	AFH			xxxxxxxH
CTL2#	Capture low 2	AEH			xxxxxxxH
CTL1#	Capture low 1	ADH			xxxxxxxH
CTL0#	Capture low 0	ACH			xxxxxxxH
CM1L#	Compare low 2	ABH			00H
CM1L#	Compare low 1	AAH			00H
CM1L#	Compare low 0	A9H			00H
DPTR:	Data pointer				
DPH	Data pointer high (2 bytes)	83H	AE	AD	00H
DPL	Data pointer low	82H	AD	AC	00H
IEN0#	Interrupt enable 0	A8H	AE	AD	00H
IEN1#	Interrupt enable 1	E8H	EAD	EA8	00H
IP0#	Interrupt priority 0	B8H	EE	ED	00H
IP1#	Interrupt priority 1	F8H	ET2	ECM2	00H
P5#	Port 5	C4H	BE	BD	00H
P4#	Port 4	C0H	BE	BD	00H
P3#	Port 3	B0H	FE	FD	00H
P2#	Port 2	A0H	FE	FD	00H
P1#	Port 1	90H	FE	FD	00H
P0#	Port 0	80H	FE	FD	00H
PCON#	Power control	87H	SMOD		00H
PSW*	Program status word	D0H			00H

* SFRs are bit addressable.
SFRs are modified from or added to the 80C51 SFRs.



80C51 Family Derivatives

8XC552/562 overview



SU02756

Figure 3. T2 Control Register (TM2CON)

Timer T2 Extension: When a 1.2MHz oscillator is used, a 16-bit overflow on Timer T2 occurs every 65.5, 131, 262, or 524 ms, depending on the prescaler division ratio; i.e., the maximum cycle time is approximately 0.5 seconds. In applications where cycle times are greater than 0.5 seconds, it is necessary to extend Timer T2. This is achieved by selecting f_{osc}/12 as the clock source (set T2MS0, reset T2MS1), setting the prescaler division ratio to 1/8 (set T2P0, set T2P1), disabling the byte overflow interrupt (reset T2IS0) and enabling the 16-bit overflow interrupt (set T2S1). The following software routine is written for a three-byte extension which gives a maximum cycle time of approximately 2400 hours.

```

OVINT: PUSH ACC ;save accumulator
        PUSH PSW ;save status
        INC TIMEX1 ;increment first byte (low order)
        ;of extended timer
        MOV A, TIMEX1
        JNZ INTX ;jump to INTX if there is no overflow
        INC TIMEX2 ;increment second byte
        MOV A, TIMEX2
        JNZ INTX ;jump to INTX if there is no overflow
        INC TIMEX3 ;increment third byte (high order)
        INTX: CLR T2OV ;reset interrupt flag
            POP PSW ;restore status
            POP ACC ;restore accumulator
            RETI ;return from interrupt
    
```

Capture Logic: The four 16-bit capture registers that Timer T2 is connected to are, CT0, CT1, CT2, and CT3. These registers are loaded with the contents of Timer T2, and an interrupt is requested upon receipt of the input signals CT0, CT1, CT2, or CT3. These input signals are shared with port 1. The four interrupt flags are in the Timer T2 interrupt register (TM2IR special function register). If the capture facility is not required, these inputs can be regarded as additional external interrupt inputs.

Using the capture control register CTCON (see Figure 5), these inputs may capture on a rising edge, a falling edge, or on either a rising or falling edge. The inputs are sampled during S1P1 of each cycle. When a selected edge is detected, the contents of Timer T2 are captured at the end of the cycle.

80C51 Family Derivatives

8XC552/562 overview




Figure 4. Block Diagram of Timer 2

Measuring Time Intervals Using Capture Registers: When a recurring external event is represented in the form of rising or falling edges on one of the four capture pins, the time between two events can be measured using Timer T2 and a capture register. When an event occurs, the contents of Timer T2 are copied into the relevant capture register and an interrupt request is generated. The interrupt service routine may then compute the interval time if it knows the previous contents of Timer T2 when the last event occurred. With a 1.2MHz oscillator, Timer T2 can be programmed to overflow every 524ms. When event interval times are shorter than this, computing the interval time is simple, and the interrupt service routine is short. For longer interval times, the Timer T2 extension routine may be used.

Compare Logic: Each time Timer T2 is incremented, the contents of the three 16-bit compare registers CM0, CM1, and CM2 are compared with the new counter value of Timer T2. When a match is found, the corresponding interrupt flag in TM2IR is set at the end of the following cycle. When a match with CM0 occurs, the controller sets bits 0-5 of port 4 if the corresponding bits of the set enable register STE are at logic 1.

When a match with CM1 occurs, the controller resets bits 0-5 of port 4 if the corresponding bits of the reset/toggle enable register RTE are at logic 1 (see Figure 6 for RTE register function). If RTE is "0", then P4.n is not affected by a match between CM1 and CM2 and Timer 2. When a match with CM2 occurs, the controller "toggles" bits 6 and 7 of port 4 if the corresponding bits of the RTE are at logic 1. The port latches of bits 6 and 7 are not toggled.

Two additional flip-flops store the last operation, and it is these flip-flops that are toggled.

Thus, if the current operation is "set", the next operation will be "reset" even if the port latch is reset by software before the "reset" operation occurs. The first "toggle" after a chip RESET will set the port latch. The contents of these two flip-flops can be read at STE.6 and STE.7 (corresponding to P4.6 and P4.7, respectively). Bits STE.6 and STE.7 are read only (see Figure 7 for STE register function). A logic 0 indicates that the next toggle will set the port latch; a logic 1 indicates that the next toggle will reset the port latch. CM0, CM1, and CM2 are reset by the RST signal.

The modified port latch information appears at the port pin during SSP1 of the cycle following the cycle in which a match occurred. If the port is modified by software, the outputs change during S1P1 of the following cycle. Each port 4 bit can be set or reset by software at any time. A hardware modification resulting from a comparator match takes precedence over a software modification in the same cycle. When the comparator results require a "set" and a "reset" at the same time, the port latch will be reset.

Timer T2 Interrupt Flag Register TM2IR: Eight of the nine Timer T2 interrupt flags are located in special function register TM2IR (see Figure 8). The ninth flag is TM2CON.4.

The CT0 and CT1 flags are set during S4 of the cycle in which the contents of Timer T2 are captured. CT0 is scanned by the interrupt logic during S2, and CT1 is scanned during S3. CT2 and CT3 are set during S6 and are scanned during S4 and S5. The associated



interrupt requests are recognized during the following cycle. If these flags are polled, a transition at CT0 or CT11 will be recognized one cycle before a transition on CT2 or CT3 since registers are read during S5. The CM0, CM1, and CM2 flags are set during S6 of the cycle following a match. CM0 is scanned by the interrupt logic during S2; CM1 and CM2 are scanned during S3 and S4. A match will be recognized by the interrupt logic (or by polling the flags) two cycles after the match takes place.

CTCON (EBH)											
(MSB)		7	6	5	4	3	2	1	0	(LSB)	
		CTN3	CTP3	CTN2	CTP2	CTN1	CTP1	CTN1	CTP0		
BIT		SYMBOL CAPTURE/INTERRUPT ON:									
CTCON.7		CTN3 Capture Register 3 triggered by a falling edge on CT3									
CTCON.6		CTP3 Capture Register 3 triggered by a rising edge on CT3									
CTCON.5		CTN2 Capture Register 2 triggered by a falling edge on CT2									
CTCON.4		CTP2 Capture Register 2 triggered by a rising edge on CT2									
CTCON.3		CTN1 Capture Register 1 triggered by a falling edge on CT1									
CTCON.2		CTP1 Capture Register 1 triggered by a rising edge on CT1									
CTCON.1		CTN0 Capture Register 0 triggered by a falling edge on CT0									
CTCON.0		CTP0 Capture Register 0 triggered by a rising edge on CT0									

Figure 5. Capture Control Register (CTCON)

RTE (EFH)											
(MSB)		7	6	5	4	3	2	1	0	(LSB)	
		TP47	TP46	RP45	RP44	RP43	RP42	RO41	RP40		
BIT		SYMBOL FUNCTION									
RTE.7		TP47 If "1" then P4.7 toggles on a match between CM1 and Timer T2									
RTE.6		TP46 If "1" then P4.6 toggles on a match between CM1 and Timer T2									
RTE.5		RP45 If "1" then P4.5 is reset on a match between CM1 and Timer T2									
RTE.4		RP44 If "1" then P4.4 is reset on a match between CM1 and Timer T2									
RTE.3		RP43 If "1" then P4.3 is reset on a match between CM1 and Timer T2									
RTE.2		RP42 If "1" then P4.2 is reset on a match between CM1 and Timer T2									
RTE.1		RP41 If "1" then P4.1 is reset on a match between CM1 and Timer T2									
RTE.0		RP40 If "1" then P4.0 is reset on a match between CM1 and Timer T2									

Figure 6. Reset/Toggle Enable Register (RTE)

STE (EBH)											
(MSB)		7	6	5	4	3	2	1	0	(LSB)	
		TG47	TG46	SP45	SP44	SP43	SP42	SP41	SP40		
BIT		SYMBOL FUNCTION									
STE.7		TG47 Toggle flip-flops									
STE.6		TG46 Toggle flip-flops									
STE.5		SP45 If "1" then P4.5 is set on a match between CM0 and Timer T2									
STE.4		SP44 If "1" then P4.4 is set on a match between CM0 and Timer T2									
STE.3		SP43 If "1" then P4.3 is set on a match between CM0 and Timer T2									
STE.2		SP42 If "1" then P4.2 is set on a match between CM0 and Timer T2									
STE.1		SP41 If "1" then P4.1 is set on a match between CM0 and Timer T2									
STE.0		SP40 If "1" then P4.0 is set on a match between CM0 and Timer T2									

Figure 7. Set Enable Register (STE)

TM2IR (C8H)											
(MSB)		7	6	5	4	3	2	1	0	(LSB)	
		TZOV	CM12	CM11	CM10	CTB3	CTB2	CTB1	CTB0		
BIT		SYMBOL FUNCTION									
TM2IR.7		TZOV Timer T2 16-bit overflow interrupt flag									
TM2IR.6		CM12 CM2 interrupt flag									
TM2IR.5		CM11 CM1 interrupt flag									
TM2IR.4		CM10 CM0 interrupt flag									
TM2IR.3		CTB3 CT3 interrupt flag									
TM2IR.2		CTB2 CT2 interrupt flag									
TM2IR.1		CTB1 CT1 interrupt flag									
TM2IR.0		CTB0 CT0 interrupt flag									

Interrupt Flag Register (TM2IR)											
(MSB)		7	6	5	4	3	2	1	0	(LSB)	
		PT2	PCM2	PCM1	PCM0	PCT3	PCT2	PCT1	PCT0		
BIT		SYMBOL FUNCTION									
IP1.7		PT2 Timer T2 overflow interrupt(s) priority level									
IP1.6		PCM2 Timer T2 comparator 2 interrupt priority level									
IP1.5		PCM1 Timer T2 comparator 1 interrupt priority level									
IP1.4		PCM0 Timer T2 comparator 0 interrupt priority level									
IP1.3		PCT3 Timer T2 capture register 3 interrupt priority level									
IP1.2		PCT2 Timer T2 capture register 2 interrupt priority level									
IP1.1		PCT1 Timer T2 capture register 1 interrupt priority level									
IP1.0		PCT0 Timer T2 capture register 0 interrupt priority level									

Figure 8. Interrupt Flag Register (TM2IR) and Timer T2 Interrupt Priority Register (IP1)

Timer T3, The Watchdog Timer

In addition to Timer T2 and the standard timers, a watchdog timer is also incorporated on the 8XC552. The purpose of a watchdog timer is to reset the microcontroller if it enters erroneous processor states (possibly caused by electrical noise or RF) within a reasonable period of time. An analogy is the "dead man's handle" in railway locomotives. When enabled, the watchdog circuitry will generate a system reset if the user program fails to reload the watchdog timer within a specified length of time known as the "watchdog interval."

Watchdog Circuit Description: The watchdog timer (Timer T3) consists of an 8-bit timer with an 11-bit prescaler as shown in Figure 9. The prescaler is fed with a signal whose frequency is 1/12 the oscillator frequency (1MHz with a 12MHz oscillator). The 8-bit timer is incremented every "1" seconds, where:

$$t = 12 \times 2048 \times 1f_{osc}$$

$$(t = 1.5ms \text{ at } f_{osc} = 16MHz; t = 1ms \text{ at } f_{osc} = 24MHz)$$

If the 8-bit timer overflows, a short internal reset pulse is generated which will reset the 8XC552. A short output reset pulse is also generated at the RST pin. This short output pulse (3 machine cycles) may be destroyed if the RST pin is connected to a capacitor. This would not, however, affect the internal reset operation.

Watchdog operation is activated when external pin \overline{EW} is tied low. When \overline{EW} is tied low, it is impossible to disable the watchdog operation by software.

How to Operate the Watchdog Timer: The watchdog timer has to be reloaded within periods that are shorter than the programmed watchdog interval; otherwise the watchdog timer will overflow and a system reset will be generated. The user program must therefore continually execute sections of code which reload the watchdog timer. The period of time elapsed between execution of these sections of code must never exceed the watchdog interval. When using a 16MHz oscillator, the watchdog interval is programmable between 1.5ms and 392ms. When using a 24MHz oscillator, the watchdog interval is programmable between 1ms and 255ms.

In order to prepare software for watchdog operation, a programmer should first determine how long his system can sustain an erroneous processor state. The result will be the maximum watchdog interval. As the maximum watchdog interval becomes shorter, it becomes more difficult for the programmer to ensure that the user program always reloads the watchdog timer within the watchdog interval, and thus it becomes more difficult to implement watchdog operation.

The programmer must now partition the software in such a way that reloading of the watchdog is carried out in accordance with the above requirements. The programmer must determine the execution times of all software modules. The effect of possible conditional branches, subroutines, external and internal interrupts must all be taken into account. Since it may be very difficult to evaluate the execution times of some sections of code, the programmer should use worst case estimations. In any event, the programmer must make sure that the watchdog is not activated during normal operation.






Figure 9. Watchdog Timer

The watchdog timer is reloaded in two stages in order to prevent erroneous software from reloading the watchdog. First PCON.4 (WLE) must be set. The T3 may be loaded. When T3 is loaded, PCON.4 (WLE) is automatically reset. T3 cannot be loaded if PCON.4 (WLE) is reset. Reload code may be put in a subroutine as it is called frequently. Since Timer T3 is an up-counter, a reload value of 00H gives the maximum watchdog interval (510ms with a 12MHz oscillator), and a reload value of 0FFH gives the minimum watchdog interval (2ms with a 12MHz oscillator).

In the idle mode, the watchdog circuitry remains active. When watchdog operation is implemented, the power-down mode cannot be used since both states are contradictory. The bus, when watchdog operation is enabled by tying external pin EW low, it is impossible to enter the power-down mode, and an attempt to set the power-down bit (PCON.1) will have no effect. PCON.1 will remain at logic 0.

During the early stages of software development/debugging, the watchdog may be disabled by tying the EW pin high. At a later stage, EW may be tied low to complete the debugging process.

Watchdog Software Example: The following example shows how watchdog operation might be handled in a user program.

```

T3 EQU 0FFH ;address of watchdog timer T3
PCON EQU 0E7H ;address of PCON SFR
WATCH-INTV EQU 156 ;watchdog interval (e.g., 2x100ms)
;to be inserted at each watchdog reload location within
;the user program:
LCALL WATCHDOG
;watchdog service routine:
WATCHDOG: ORL PCON,#0H ;set condition flag (PCON.4)
MOV T3,WATCH-INTV ;load T3 with watchdog interval
RET

```

The CPU interfaces to the I²C logic via the following four special function registers: S¹CON (S¹O1 control register), S¹STA (S¹O1 status register), S¹DAT (S¹O1 data register), and S¹ADR (S¹O1 slave address register). The S¹O1 logic interfaces to the external I²C bus via two port 1 pins: P1.6/SCL (serial clock line) and P1.7/SDA (serial data line).

A typical I²C bus configuration is shown in Figure 10, and Figure 11 shows how a data transfer is accomplished on the bus. Depending on the state of the direction bit (RW), two types of data transfers are possible on the I²C bus:

1. Data transfer from a master transmitter to a slave receiver. The first byte transmitted by the master is the slave address. Next follows a number of data bytes. The slave returns an acknowledge bit after each received byte.
2. Data transfer from a slave transmitter to a master receiver. The first byte (the slave address) is transmitted by the master. The slave then returns an acknowledge bit. Next follows the data bytes transmitted by the slave to the master. The master returns an acknowledge bit after all received bytes other than the last byte. At the end of the last received byte, a "not acknowledge" is returned.

The master device generates all of the serial clock pulses and the START and STOP conditions. A transfer is ended with a STOP condition or with a repeated START condition. Since a repeated START condition is also the beginning of the next serial transfer, the PC bus will not be released.

Modes of Operation: The on-chip S¹O1 logic may operate in the following four modes:

1. Master Transmitter Mode:
 - Serial data output through P1.7/SDA while P1.6/SCL outputs the serial clock. The first byte transmitted contains the slave address of the receiving device (7 bits) and the data direction bit. In this case the data direction bit (RW) will be logic 0, and we say that a "W" is transmitted. Thus the first byte transmitted is SLA+W. Serial data is transmitted 8 bits at a time. After each byte is transmitted, an acknowledge bit is received. START and STOP conditions are output to indicate the beginning and the end of a serial transfer.
2. Master Receiver Mode:
 - The first byte transmitted contains the slave address of the transmitting device (7 bits) and the data direction bit. In this case the data direction bit (RW) will be logic 1, and we say that an "R" is transmitted. Thus the first byte transmitted is SLA+R. Serial data is received via P1.6/SCL while P1.7/SDA outputs the serial clock. Serial data is received 8 bits at a time. After each byte is received, an acknowledge bit is transmitted. START and STOP conditions are output to indicate the beginning and end of a serial transfer.
3. Slave Receiver Mode:
 - Serial data and the serial clock are received through P1.7/SDA and P1.6/SCL. After each byte is received, an acknowledge bit is transmitted. START and STOP conditions are recognized as the beginning and end of a serial transfer. Address recognition is performed by hardware after reception of the slave address and direction bit.

4. Slave Transmitter Mode:
 - The first byte is received and handled as in the slave receiver mode. However, in this mode, the direction bit will indicate that the transfer direction is reversed. Serial data is transmitted via P1.7/SDA while the serial clock is input through P1.6/SCL. START and STOP conditions are recognized as the beginning and end of a serial transfer.

In a given application, S¹O1 may operate as a master and as a slave. In the slave mode, the S¹O1 hardware looks for its own slave address and the general call address. If one of these addresses is detected, an interrupt is requested. When the microcontroller wishes to become the bus master, the hardware waits until the bus is free before the master mode is entered so that a possible slave action is not interrupted. If bus arbitration is lost in the master mode, S¹O1 switches to the slave mode immediately and can detect its own slave address in the same serial transfer.

S¹O1 Implementation and Operation: Figure 12 shows how the on-chip I²C bus interface is implemented, and the following text describes the individual blocks.

INPUT FILTERS AND OUTPUT STAGES

The input filters have I²C compatible input levels. If the input voltage is less than 1.5V, the input logic level is interpreted as 0; if the input voltage is greater than 3.0V, the input logic level is interpreted as 1. Input signals are synchronized with the internal clock (f_{OSC/4}), and spikes shorter than three oscillator periods are filtered out.

The output stages consist of open drain transistors that can sink 3mA at V_{OUT} < 0.4V. These open drain outputs do not have clamping diodes to V_{DD}. Thus, if the device is connected to the I²C bus and V_{DD} is switched off, the I²C bus is not affected.

ADDRESS REGISTER, S¹ADR

This 8-bit special function register may be loaded with the 7-bit slave address (7 most significant bits) to which S¹O1 will respond when programmed as a slave transmitter or receiver. The LSB (GC) is used to enable general call address (00H) recognition.

COMPARATOR

The comparator compares the received 7-bit slave address with its own slave address (7 most significant bits in S¹ADR). It also compares the first received 8-bit byte with the general call address (00H). If an equality is found, the appropriate status bits are set and an interrupt is requested.

SHIFT REGISTER, S¹DAT

This 8-bit special function register contains a byte of serial data to be transmitted or a byte which has just been received. Data in S¹DAT is always shifted from right to left; the first bit to be transmitted is the MSB (bit 7) and after a byte has been received, the first bit of received data is located at the MSB of S¹DAT. While data is being shifted out, data on the bus is simultaneously being shifted in; S¹DAT always contains the last byte present on the bus. Thus, in the event of lost arbitration, the transition from master transmitter to slave receiver is made with the correct data in S¹DAT.






Figure 12. I²C Bus Serial Interface Block Diagram




Figure 10. Typical I²C Bus Configuration






Figure 11. Data Transfer on the I²C Bus



1. Another device transmits identical serial data.
2. Another device overrules a logic 1 (dotted line) transmitted by SIO1 (master) by pulling the SDA line low. Arbitration is lost and SIO1 enters the slave receiver mode.
3. SIO1 is in the slave receiver mode but still generates clock pulses until the current byte has been transmitted. SIO1 will not generate clock pulses for the next byte. Data on SDA originates from the new master once it has won arbitration.

Figure 13. Arbitration Procedure



1. Another service pulls the SCL line low before the SIO1 "mark" duration is complete. The serial clock generator is immediately reset and commences with the "space" duration by pulling SCL low.
2. Another device still pulls the SCL line low after SIO1 releases SCL. The serial clock generator is forced into the wait state until the SCL line is released.
3. The SCL line is released, and the serial clock generator commences with the mark duration.

Figure 14. Serial Clock Synchronization

ARBITRATION AND SYNCHRONIZATION LOGIC
 In the master transmitter mode, the arbitration logic checks that every transmitted logic 1 actually appears as a logic 1 on the μ C bus. If another device on the bus overrides a logic 1 and pulls the SDA line low, arbitration is lost, and SIO1 immediately changes from master transmitter to slave receiver. SIO1 will continue to output clock pulses (on SCL) until transmission of the current serial byte is complete.
 Arbitration may also be lost in the master receiver mode. Loss of arbitration in this mode can only occur while SIO1 is returning a "not acknowledge" (logic 1) to the bus. Arbitration is lost when another device on the bus pulls the signal LOW. Since this can occur only at the end of a serial byte, SIO1 generates no further clock pulses. Figure 13 shows the arbitration procedure.
 The synchronization logic will synchronize the serial clock generator with the clock pulses on the SCL line from another device. If two or more master devices generate clock pulses, the "mark" duration is

determined by the device that generates the shortest "marks," and the "space" duration is determined by the device that generates the longest "spaces." Figure 14 shows the synchronization procedure.
 A slave may stretch the space duration to slow down the bus master. The space duration may also be stretched for handshaking purposes. This can be done after each bit or after a complete byte transfer. SIO1 will stretch the SCL space duration after a byte has been transmitted or received and the acknowledge bit has been transferred. The serial interrupt flag (SI) is set, and the stretching continues until the serial interrupt flag is cleared.
SERIAL CLOCK GENERATOR
 This programmable clock pulse generator provides the SCL clock pulses when SIO1 is in the master transmitter or master receiver mode. It is switched on when SIO1 is in a slave mode. The programmable output clock frequencies are: fosc/120, fosc/9600, and the Timer 1 overflow rate divided by eight. The output clock

pulses have a 50% duty cycle unless the clock generator is synchronized with other SCL clock sources as described above.

TIMING AND CONTROL

The timing and control logic generates the timing and control signals for serial byte handling. This logic block provides the shift pulses for S1DAT, enables the comparator, generates and detects start and stop conditions, receives and transmits acknowledge bits, controls the master and slave modes, contains interrupt request logic, and monitors the μ C bus status.

CONTROL REGISTER, S1CON


This 7-bit special function register is used by the microcontroller to control the following SIO1 functions: start and restart of a serial transfer, termination of a serial transfer, bit rate, address recognition, and acknowledgment.

STATUS DECODER AND STATUS REGISTER

The status decoder takes all of the internal status bits and compresses them into a 5-bit code. This code is unique for each μ C bus status. The 5-bit code may be used to generate vector addresses for fast processing of the various service routines. Each service routine processes a particular bus status. There are 26 possible bus states if all four modes of SIO1 are used. The 5-bit status code is latched into the five most significant bits of the status register when the serial interrupt flag is set (by hardware) and remains stable until the interrupt flag is cleared by software. The three least significant bits of the status register are always zero. If the status code is used as a vector to service routines, then the routines are displaced by eight address locations. Eight bytes of code is sufficient for most of the service routines (see the software example in this section).


The Four SIO1 Special Function Registers

The microcontroller interfaces to SIO1 via four special function registers. These four registers (S1ADR, S1DAT, S1CON, and S1STA) are described individually in the following sections.
The Address Register, S1ADR: The CPU can read from and write to this 8-bit, directly addressable SFR. S1ADR is not affected by the SIO1 hardware. The contents of this register are irrelevant when SIO1 is in a master mode. In the slave modes, the seven most significant bits must be loaded with the microcontroller's own slave address, and, if the least significant bit is set, the general call address (00H) is recognized; otherwise it is ignored.



The most significant bit corresponds to the first bit received from the μ C bus after a start condition. A logic 1 in S1ADR corresponds to a high level on the μ C bus, and a logic 0 corresponds to a low level on the bus.

The Data Register, S1DAT: S1DAT contains a byte of serial data to be transmitted or a byte which has just been received. The CPU can read from and write to this 8-bit, directly addressable SFR while it is not in the process of shifting a byte. This occurs when SIO1 is in a defined state and the serial interrupt flag is set. Data in S1DAT remains stable as long as SI is set. Data in S1DAT is always shifted from right to left: the first bit to be transmitted is the MSB (bit 7), and after a byte has been received, the first bit of received data is located at the MSB of S1DAT. While data is being shifted out, data on the bus is simultaneously being shifted in; S1DAT always contains the last data byte present on the bus. Thus, in the event of lost arbitration, the transition from master transmitter to slave receiver is made with the correct data in S1DAT.



SD7 - SD0:

Eight bits to be transmitted or just received. A logic 1 in S1DAT corresponds to a high level on the μ C bus, and a logic 0 corresponds to a low level on the bus. Serial data shifts through S1DAT from right to left. Figure 15 shows how data in S1DAT is serially transferred to and from the SDA line.

S1DAT and the ACK flag form a 9-bit shift register which shifts in or shifts out an 8-bit byte, followed by an acknowledge bit. The ACK flag is controlled by the SIO1 hardware and cannot be accessed by the CPU. Serial data is shifted through the ACK flag into S1DAT on the rising edges of serial clock pulses on the SCL line. When a byte has been shifted into S1DAT, the serial data is available in S1DAT, and the acknowledge bit is returned by the control logic during the ninth clock pulse. Serial data is shifted out from S1DAT via a buffer (BSD7) on the falling edges of clock pulses on the SCL line.

When the CPU writes to S1DAT, BSD7 is loaded with the content of S1DAT, which is the first bit to be transmitted to the SDA line (see Figure 16). After nine serial clock pulses, the eight bits in S1DAT will have been transmitted to the SDA line, and the acknowledge bit will be present in ACK. Note that the eight transmitted bits are shifted back into S1DAT.




Figure 15. Serial Input/Output Configuration



80C51 Family Derivatives

8XC552/562 overview

The Control Register, S1CON: The CPU can read from and write to this 8-bit, directly addressable SFR. Two bits are affected by the SIO1 hardware: the S1 bit is set when a serial interrupt is requested, and the STO bit is cleared when a STOP condition is present on the I²C bus. The STO bit is also cleared when ENS1 = "0".

S1CON (08h)	CR2	ENS1	STA	STO	SI	AA	CR1	CR0
	7	6	5	4	3	2	1	0

ENS1: THE SIO1 ENABLE BIT
 ENS1 = "0": The SIO1 is disabled. The SDA and SCL outputs are in a high impedance state. SDA and SCL input signals are ignored. SIO1 is in the "not addressed" slave state, and the STO bit in S1CON is forced to "0". No other bits are affected. P1.6 and P1.7 may be used as open drain I/O ports.

ENS1 = "1": When ENS1 is "1", SIO1 is enabled. The P1.6 and P1.7 port latches must be set to logic 1.
 ENS1 should not be used to temporarily release SIO1 from the I²C bus since, when ENS1 is reset, the I²C bus status is lost. The AA flag should be used instead (see description of the AA flag in the following text).

In the following text, it is assumed that ENS1 = "1".
 STA: THE START FLAG
 STA = "1": When the STA bit is set to enter a master mode, the SIO1 hardware checks the status of the I²C bus and generates a START condition if the bus is free. If the bus is not free, then SIO1 waits for a STOP condition (which will free the bus) and generates a START condition after a delay of a half clock period of the internal serial clock generator.

If STA is set while SIO1 is already in a master mode and one or more bytes are transmitted or received, SIO1 transmits a repeated START condition. STA may be set at any time. STA may also be set when SIO1 is an addressed slave.

STA = "0": When the STA bit is reset, no START condition or repeated START condition will be generated.

STO: THE STOP FLAG
 STO = "1": When the STO bit is set while SIO1 is in a master mode, a STOP condition is transmitted to the I²C bus. When the STOP condition is detected on the bus, the SIO1 hardware clears the STO flag. In a slave mode, the STO flag may be set to recover from an error condition. In this case, no STOP condition is transmitted to the I²C bus. However, the SIO1 hardware behaves as if a STOP condition has been received and switches to the defined "not addressed" slave receiver mode. The STO flag is automatically cleared by hardware.

If the STA and STO bits are both set, the a STOP condition is transmitted to the I²C bus if SIO1 is in a master mode (in a slave mode, SIO1 generates an internal STOP condition which is not transmitted). SIO1 then transmits a START condition.
 STO = "0": When the STO bit is reset, no STOP condition will be generated.

SI: THE SERIAL INTERRUPT FLAG
 SI = "1": When the SI flag is set, then, if the EA and ES1 (interrupt enable register) bits are also set, a serial interrupt is requested. SI is set by hardware when one of 25 of the 26 possible SIO1 states is

entered. The only state that does not cause SI to be set is state FBH, which indicates that no relevant state information is available. While SI is set, the low period of the serial clock on the SCL line is stretched, and the serial transfer is suspended. A high level on the SCL line is unaffected by the serial interrupt flag. SI must be reset by software.

SI = "0": When the SI flag is reset, no serial interrupt is requested, and there is no stretching of the serial clock on the SCL line.
 AA: THE ASSERT ACKNOWLEDGE FLAG
 AA = "1": If the AA flag is set, an acknowledge (low level to SDA) will be returned during the acknowledge clock pulse on the SCL line when:

- The "own slave address" has been received
- The general call address has been received while the general call bit (GC) in S1ADR is set
- A data byte has been received while SIO1 is in the master receiver mode
- A data byte has been received while SIO1 is in the addressed slave receiver mode

AA = "0": If the AA flag is reset, a not acknowledge (high level to SDA) will be returned during the acknowledge clock pulse on SCL when:

- A data byte has been received while SIO1 is in the master receiver mode
- A data byte has been received while SIO1 is in the addressed slave receiver mode

When SIO1 is in the addressed slave transmitter mode, state CBH will be entered after the last serial is transmitted (see Figure 20). When SI is cleared, SIO1 leaves state CBH, enters the not addressed slave receiver mode, and the SDA line remains at a high level. In state CBH, the AA flag can be set again for future address recognition.

When SIO1 is in the not addressed slave mode, its own slave address and the general call address are ignored. Consequently, no acknowledge is returned, and a serial interrupt is not requested. Thus, SIO1 can be temporarily released from the I²C bus while the bus status is monitored. While SIO1 is released from the bus, START and STOP conditions are detected, and serial data is shifted in. Address recognition can be resumed at any time by setting the AA flag. If the AA flag is set when the part's own slave address or the general call address has been partly received, the address will be recognized at the end of the byte transmission.

CR0, CR1, AND CR2: THE CLOCK RATE BITS
 These three bits determine the serial clock frequency when SIO1 is in a master mode. The various serial rates are shown in Table 2. A 12.5kHz bit rate may be used by devices that interface to the I²C bus via standard I/O port lines which are software driven and slow. 100kHz is usually the maximum bit rate and can be derived from a 1.6MHz, 12MHz, or a 6MHz oscillator. A variable bit rate (0.5kHz to 62.5kHz) may also be used if Timer 1 is not required for any other purpose while SIO1 is in a master mode.

The frequencies shown in Table 2 are unimportant when SIO1 is in a slave mode. In the slave modes, SIO1 will automatically synchronize with any clock frequency up to 100kHz.

80C51 Family Derivatives

8XC552/562 overview

The Status Register, S1STA: S1STA is an 8-bit read-only special function register. The three least significant bits are always zero.

The five most significant bits contain the status code. There are 26 possible status codes. When S1STA contains FBH, no relevant state information is available and no serial interrupt is requested. All other S1STA values correspond to defined SIO1 states. When each of these states is entered, a serial interrupt is requested (SI = "1"). A valid status code is present in S1STA one machine cycle after SI is set by hardware and is still present one machine cycle after SI has been reset by software.

More information on SIO1 Operating Modes: The four operating modes are:

- Master Transmitter
- Master Receiver
- Slave Receiver
- Slave Transmitter

Data transfers in each mode of operation are shown in Figures 17-37. These figures contain the following abbreviations:

Abbreviation	Explanation
S	Start condition
SLA	7-bit slave address
R	Read bit (high level at SDA)
W	Write bit (low level at SDA)
A	Acknowledge bit (low level at SDA)
A	Not acknowledge bit (high level at SDA)
Data	8-bit data byte
P	Stop condition

In Figures 17-37, circles are used to indicate when the serial interrupt flag is set. The numbers in the circles show the status code held in the S1STA register. At these points, a service routine must be executed to continue or complete the serial transfer. These service routines are not critical since the serial transfer is suspended until the serial interrupt flag is cleared by software.

When a serial interrupt routine is entered, the status code in S1STA is used to branch to the appropriate service routine. For each status

code, the required software action and details of the following serial transfer are given in Tables 3-7.

Master Transmitter Mode: In the master transmitter mode, a number of data bytes are transmitted to a slave receiver (see Figure 17). Before the master transmitter mode can be entered, S1CON must be initialized as follows:

S1CON (08h)	CR2	ENS1	STA	STO	SI	AA	CR1	CR0
	7	6	5	4	3	2	1	0
	bit rate	1	0	0	0	X		bit rate

CR0, CR1, and CR2 define the serial bit rate. ENS1 must be set to logic 1 to enable SIO1. If the AA bit is reset, SIO1 will not acknowledge its own slave address or the general call address in the event of another device becoming master of the bus. In other words, if AA is reset, SIO0 cannot enter a slave mode. STA, STO, and SI must be reset.

The master transmitter mode may now be entered by setting the STA bit using the SETB instruction. The SIO1 logic will now test the I²C bus and generate a start condition as soon as the bus becomes free. When a START condition is transmitted, the serial interrupt flag (SI) is set, and the status code in the status register (S1STA) will be 08h. This status code must be used to vector to an interrupt service routine that loads S1DAT with the slave address and the data direction bit (SLA+W). The SI bit in S1CON must then be reset before the serial transfer can continue.

When the slave address and the direction bit have been transmitted and an acknowledge bit has been received, the serial interrupt flag (SI) is set again, and the number of status codes in S1STA are passed. There are 14h, 20h, or 38h for the master mode and also 08h, 78h, or 60h if the slave mode was enabled (AA = logic 1). The appropriate action to be taken for each of these status codes is detailed in Table 3. After a repeated start condition (state 10h), SIO1 may switch to the master receiver mode by loading S1DAT1 with SLA+R).






Figure 16. Shift-in and Shift-out Timing

Table 2. Serial Clock Rates

CR2	CR1	CR0	BIT FREQUENCY (kHz) AT f _{osc}			f _{osc} DIVIDED BY
			6MHz	12MHz	16MHz	
0	0	0	23	47	63	256
0	1	1	27	54	71	224
0	1	0	31	63	83	192
0	1	1	37	75	100	160
1	0	0	6.25	12.5	17	960
1	0	1	50	100	120	80
1	1	0	100	—	—	60
1	1	1	0.25 < 62.5	0.5 < 62.5	0.67 < 56	96 × (256 - reload value Timer 1) (Reload value ranges: 0 - 254 in mode 2)




Figure 17. Format and States in the Master Transmitter Mode




Figure 19. Format and States in the Slave Receiver Mode




Figure 18. Format and States in the Master Receiver Mode




Figure 20. Format and States of the Slave Transmitter Mode

Master Receiver Mode: In the master receiver mode, a number of data bytes are received from a slave transmitter (see Figure 18). The transfer is initialized as in the master transmitter mode. When the start condition has been transmitted, the interrupt service routine must load S1DAT with the 7-bit slave address and the data direction bit (SLA+R). The SI bit in STCON must then be cleared before the serial transfer can continue.

When the slave address and the data direction bit have been transmitted and an acknowledgment bit has been received, the serial interrupt flag (SI) is set again, and a number of status codes in S1STA are possible. These are 40H, 48H, or 38H for the master mode and also 68H, 78H, or B0H if the slave mode was enabled (AA = logic 1). The appropriate action to be taken for each of these status codes is detailed in Table 4. ENS1, CR1, and CR0 are not affected by the serial transfer and are not referred to in Table 4. After a repeated start condition (state 10H), SIO1 may switch to the master transmitter mode by loading S1DAT with SLA+W.

Slave Receiver Mode: In the slave receiver mode, a number of data bytes are received from a master transmitter (see Figure 19). To initiate the slave receiver mode, S1ADR and STCON must be loaded as follows:

S1ADR (08H)	7	6	5	4	3	2	1	0
	X	X	X	X	X	X	X	GC

own slave address

The upper 7 bits are the address to which SIO1 will respond when addressed by a master. If the LSB (GC) is set, SIO1 will respond to

the general call address (00H); otherwise it ignores the general call address.

STCON (08H)	7	6	5	4	3	2	1	0	
	X	1	0	0	0	0	0	X	
		CR2	ENS1	STA	STO	SI	AA	CR1	CR0

CR0, CR1, and CR2 do not affect SIO1 in the slave mode. ENS1 must be set to logic 1 to enable SIO1. The AA bit must be set to enable SIO1 to acknowledge its own slave address or the general call address. STA, STO, and SI must be reset.

When S1ADR and STCON have been initialized, SIO1 waits until it is addressed by its own slave address followed by the data direction bit which must be '0' (W) for SIO1 to operate in the slave receiver mode. After its own slave address and the W bit have been received, the serial interrupt flag (I) is set and a valid status code can be read from S1STA. This status code is used to vector to an interrupt service routine, and the appropriate action to be taken for each of these status codes is detailed in Table 5. The slave receiver mode may also be entered if arbitration is lost while SIO1 is in the master mode (see status 68H and 78H).

If the AA bit is reset during a transfer, SIO1 will return a not acknowledge (logic 1) to SDA after the next received data byte. While AA is reset, SIO1 does not respond to its own slave address or a general call address. However, the I2C bus is still monitored and address recognition may be resumed at any time by setting AA. This means that the AA bit may be used to temporarily isolate SIO1 from the I2C bus.

Table 3. Master Transmitter Mode

STATUS CODE (S1STA)	STATUS OF THE I2C BUS AND SIO1 HARDWARE	APPLICATION SOFTWARE RESPONSE					NEXT ACTION TAKEN BY SIO1 HARDWARE
		TO/FROM S1DAT	STA	STO	SI	AA	
08H	A START condition has been transmitted	Load SLA+W	X	0	0	X	SLA+W will be transmitted; ACK bit will be received
10H	A repeated START condition has been transmitted	Load SLA+W or Load SLA+R	X	0	0	X	As above SLA+W will be transmitted; SIO1 will be switched to MST/REC mode
18H	SLA+W has been transmitted; ACK has been received	Load data byte or no S1DAT action or no S1DAT action or no S1DAT action	0	0	0	X	Data byte will be transmitted; ACK bit will be received Repeated START will be transmitted; STO flag will be reset STOP condition followed by a START condition will be transmitted; STO flag will be reset
20H	SLA+W has been transmitted; NOT ACK has been received	Load data byte or no S1DAT action or no S1DAT action or no S1DAT action	0	0	0	X	Data byte will be transmitted; ACK bit will be received Repeated START will be transmitted; STO flag will be reset STOP condition followed by a START condition will be transmitted; STO flag will be reset
28H	Data byte in S1DAT has been transmitted; ACK has been received	Load data byte or no S1DAT action or no S1DAT action or no S1DAT action	0	0	0	X	Data byte will be transmitted; ACK bit will be received Repeated START will be transmitted; STO flag will be reset STOP condition followed by a START condition will be transmitted; STO flag will be reset
30H	Data byte in S1DAT has been transmitted; NOT ACK has been received	Load data byte or no S1DAT action or no S1DAT action or no S1DAT action	0	0	0	X	Data byte will be transmitted; ACK bit will be received Repeated START will be transmitted; STO flag will be reset STOP condition followed by a START condition will be transmitted; STO flag will be reset
38H	Arbitration lost in SLA+RW or Data bytes	No S1DAT action or No S1DAT action	0	0	0	X	I2C bus will be released; not addressed slave will be entered A START condition will be transmitted when the bus becomes free



80C51 Family Derivatives

8XC552/562 overview

Table 5. Slave Receiver Mode

STATUS CODE (S1STA)	STATUS OF THE I ² C BUS AND SIO1 HARDWARE	TO/FROM S1DAT	APPLICATION SOFTWARE RESPONSE				NEXT ACTION TAKEN BY SIO1 HARDWARE	
			TO S1CON	TO S1CON	TO S1CON	AA		
			STA	STO	SI	AA		
60H	Own SLA+W has been received; ACK has been returned	No S1DAT action or no S1DAT action	X	0	0	0	0	Data byte will be received and NOT ACK will be returned Data byte will be received and ACK will be returned
68H	Arbitration lost in SLA+R/W as master; Own SLA+W has been received; ACK has been returned	No S1DAT action or no S1DAT action	X	0	0	0	1	Data byte will be received and NOT ACK will be returned Data byte will be received and ACK will be returned
70H	General call address (00H) has been received; ACK has been returned	No S1DAT action or no S1DAT action	X	0	0	0	0	Data byte will be received and NOT ACK will be returned Data byte will be received and ACK will be returned
78H	Arbitration lost in SLA+R/W as master; General call address has been received; ACK has been returned	No S1DAT action or no S1DAT action	X	0	0	0	1	Data byte will be received and NOT ACK will be returned Data byte will be received and ACK will be returned
80H	Previously addressed with own SLV address; DATA has been received; ACK has been returned	Read data byte or read data byte	X	0	0	0	0	Data byte will be received and NOT ACK will be returned Data byte will be received and ACK will be returned
88H	Previously addressed with own SLA; DATA byte has been received; NOT ACK has been returned	Read data byte or read data byte or read data byte or read data byte	0	0	0	0	0	Switched to not addressed SLV mode; no recognition of own SLA or General call address Switched to not addressed SLV mode; Own SLA will be recognized; General call address will be recognized if S1ADR.0 = logic 1 Switched to not addressed SLV mode; no recognition of own SLA or General call address. A START condition will be transmitted when the bus becomes free Switched to not addressed SLV mode; Own SLA will be recognized; General call address will be recognized if S1ADR.0 = logic 1. A START condition will be transmitted when the bus becomes free.
90H	Previously addressed with General Call; DATA byte has been received; ACK has been returned	Read data byte or read data byte	X	0	0	0	0	Data byte will be received and NOT ACK will be returned Data byte will be received and ACK will be returned
98H	Previously addressed with General Call; DATA byte has been received; NOT ACK has been returned	Read data byte or read data byte or read data byte or read data byte	0	0	0	0	0	Switched to not addressed SLV mode; no recognition of own SLA or General call address Switched to not addressed SLV mode; Own SLA will be recognized; General call address will be recognized if S1ADR.0 = logic 1 Switched to not addressed SLV mode; no recognition of own SLA or General call address. A START condition will be transmitted when the bus becomes free Switched to not addressed SLV mode; Own SLA will be recognized; General call address will be recognized if S1ADR.0 = logic 1. A START condition will be transmitted when the bus becomes free.

80C51 Family Derivatives

8XC552/562 overview

Table 4. Master Receiver Mode

STATUS CODE (S1STA)	STATUS OF THE I ² C BUS AND SIO1 HARDWARE	TO/FROM S1DAT	APPLICATION SOFTWARE RESPONSE				NEXT ACTION TAKEN BY SIO1 HARDWARE	
			TO S1CON	TO S1CON	TO S1CON	AA		
			STA	STO	SI	AA		
08H	A START condition has been transmitted	Load SLA+R	X	0	0	X		SLA+R will be transmitted; ACK bit will be received
10H	A repeated START condition has been transmitted	Load SLA+R or Load SLA+W	X	0	0	X		As above SLA+W will be transmitted; SIO1 will be switched to MST/TRX mode
38H	Arbitration lost in NOT ACK bit	No S1DAT action or No S1DAT action	0	0	0	X		I ² C bus will be released; SIO1 will enter a slave mode A START condition will be transmitted when the bus becomes free
40H	SLA+R has been transmitted; ACK has been received	No S1DAT action or no S1DAT action	0	0	0	0		Data byte will be received; NOT ACK bit will be returned Data byte will be received; ACK bit will be returned
48H	SLA+R has been transmitted; NOT ACK has been received	No S1DAT action or no S1DAT action or no S1DAT action	1	0	0	X		Repeated START condition will be transmitted NOT ACK bit will be returned STOP condition will be transmitted; STOP condition followed by a START condition will be transmitted; STOP condition will be reset
50H	Data byte has been received; ACK has been returned	Read data byte or read data byte	0	0	0	0		Data byte will be received; NOT ACK bit will be returned Data byte will be received; ACK bit will be returned
58H	Data byte has been received; NOT ACK has been returned	Read data byte or read data byte or read data byte	1	0	0	X		Repeated START condition will be transmitted STOP condition will be transmitted; STOP condition followed by a START condition will be transmitted; STOP condition will be reset

Table 5. Slave Receiver Mode (Continued)

STATUS CODE (S1STA)	STATUS OF THE I ² C BUS AND S1C1 HARDWARE	APPLICATION SOFTWARE RESPONSE			
		TO/FROM SIDAT	TO S1CON		
		STA	STO	SI	AA
A0H	A STOP condition or repeated START condition has been received while still addressed as SLV/REC or SLV/TRX	No STDAT action or	0	0	0
		No STDAT action or	0	0	1
		No STDAT action or	1	0	0
		No STDAT action	1	0	1

Table 6. Slave Transmitter Mode

STATUS CODE (S1STA)	STATUS OF THE I ² C BUS AND S1C1 HARDWARE	APPLICATION SOFTWARE RESPONSE			
		TO/FROM SIDAT	TO S1CON		
		STA	STO	SI	AA
A8H	Ovwn SLA+R has been received; ACK has been returned	Load data byte or	X	0	0
		load data byte	X	0	1
B0H	Arbitration lost in SLA+R/W as master; Ovwn SLA+R has been received; ACK has been returned	Load data byte or	X	0	0
		load data byte	X	0	1
B8H	Data byte in SIDAT has been transmitted; ACK has been received	Load data byte or	X	0	0
		load data byte	X	0	1
C0H	Data byte in SIDAT has been transmitted; NOT ACK has been received	No STDAT action or	0	0	0
		no STDAT action or	0	0	1
		no STDAT action or	1	0	0
		no STDAT action	1	0	1
C8H	Last data byte in SIDAT has been transmitted; ACK has been received	No STDAT action or	0	0	0
		no STDAT action or	0	0	1
		no STDAT action or	1	0	0
		no STDAT action	1	0	1

Slave Transmitter Mode: In the slave transmitter mode, a number of data bytes are transmitted to a master receiver (see Figure 20). Data transfer is initialized as in the slave receiver mode. When S1ADR and S1CON have been initialized, S1O1 waits until it is addressed by its own slave address followed by the data direction bit which must be "1" (R) for S1O1 to operate in the slave transmitter mode. After its own slave address and the R bit have been received, the serial interrupt flag (SI) is set and a valid status code can be read from S1STA. This status code is used to vector to an interrupt service routine, and the appropriate action to be taken for each of these status codes is detailed in Table 6. The slave transmitter mode may also be entered if arbitration is lost while S1O1 is in the master mode (see state B0H).

If the AA bit is reset during a transfer, S1O1 will transmit the last byte of the transfer and enter state C0H or C8H. S1O1 is switched to the not addressed slave mode and will ignore the master receiver if it continues the transfer. Thus the master receiver receives all 1's as serial data. While AA is reset, S1O1 does not respond to its own slave address or a general call address. However, the I²C bus is still monitored, and address recognition may be resumed at any time by setting AA. This means that the AA bit may be used to temporarily isolate S1O1 from the I²C bus.

Miscellaneous States: There are two S1STA codes that do not correspond to a defined S1O1 hardware state (see Table 7). These are discussed below.

S1STA = FBH: This status code indicates that no relevant information is available because the serial interrupt flag, SI, is not yet set. This occurs between other states and when S1O1 is not involved in a serial transfer.

S1STA = 00H: This status code indicates that a bus error has occurred during an S1O1 serial transfer. A bus error is caused when a START or STOP condition occurs at an illegal position in the format frame. Examples of such illegal positions are during the serial transfer of an address byte, a data byte, or an acknowledge bit. A bus error may also be caused when external interference disturbs the internal S1O1 signals. When a bus error occurs, SI is set. To recover from a bus error, the STO flag must be set and SI must be cleared. This causes S1O1 to enter the "not addressed" slave mode (a defined state) and to clear the STO flag (no other bits in S1CON are affected). The SDA and SCL lines are released (a STOP condition is not transmitted).

Some Special Cases: The S1O1 hardware has facilities to handle the following special cases that may occur during a serial transfer:

Simultaneous Repeated START Conditions from Two Masters
A repeated START condition may be generated in the master transmitter or master receiver modes. A special case occurs if another master simultaneously generates a repeated START condition (see Figure 21). Until this occurs, arbitration is not lost by either master since they were both transmitting the same data. If the S1O1 hardware detects a repeated START condition on the I²C bus before generating a repeated START condition itself, it will release the bus, and no interrupt request is generated. If another master releases the bus by generating a STOP condition, S1O1 will transmit a normal START condition (state 00H), and a retry of the total serial data transfer can commence.

DATA TRANSFER AFTER LOSS OF ARBITRATION
Arbitration may be lost in the master transmitter and master receiver modes (see Figure 13). Loss of arbitration is indicated by the following states in S1STA: 38H, 68H, 6BH, 78H, and 80H (see Figures 17 and 18).

If the STA flag in S1CON is set by the routines which service these states, then, if the bus is free again, a START condition (state 00H) is transmitted without intervention by the CPU, and a retry of the total serial transfer can commence.

FORCED ACCESS TO THE I²C BUS
In some applications, it may be possible for an uncontrolled source to cause a bus hang-up. In such situations, the problem may be caused by interference, temporary interruption of the bus or a temporary short-circuit between SDA and SCL.

If an uncontrolled source generates a superfluous START or masks a STOP condition, then the I²C bus stays busy indefinitely. If the STA flag is set and bus access is not obtained within a reasonable amount of time, then a forced access to the I²C bus is possible. This is achieved by setting the STO flag while the STA flag is still set. No STOP condition is transmitted. The S1O1 hardware behaves as if a STOP condition was received and is able to transmit a START condition. The STO flag is cleared by hardware (see Figure 22).

I²C BUS OBTAINED BY A LOW LEVEL ON SCL OR SDA
An I²C bus hang-up occurs if SDA or SCL is pulled LOW by an uncontrolled source. If the SCL line is obstructed (pulled LOW) by a device on the bus, no further serial transfer is possible, and the S1O1 hardware cannot resolve this type of problem. When this occurs, the problem must be resolved by the device that is pulling the SCL bus line LOW.

If the SDA line is obstructed by another device on the bus (e.g., a slave device out of bit synchronization), the problem can be solved by transmitting additional clock pulses on the SCL line (see Figure 23). The S1O1 hardware transmits additional clock pulses when the STA flag is set, but no START condition can be generated because the SDA line is pulled LOW while the I²C bus is considered free. The S1O1 hardware attempts to generate a START condition after every two additional clock pulses on the SCL line. When the SDA line is eventually released, a normal START condition is transmitted, state 00H is entered, and the serial transfer continues.

If a forced bus access occurs or a repeated START condition is transmitted while SDA is obstructed (pulled LOW), the S1O1 hardware performs the same action as described above. In each case, state 00H is entered after a successful START condition is transmitted and normal serial transfer continues. Note that the CPU is not involved in solving these bus hang-up problems.

Bus Error

A bus error occurs when a START or STOP condition is present at an illegal position in the format frame. Examples of illegal positions are during the serial transfer of an address byte, a data or an acknowledge bit.

The S1O1 hardware only reacts to a bus error when it is involved in a serial transfer either as a master or an addressed slave. When a bus error is detected, S1O1 immediately switches to the not addressed slave mode, releases the SDA and SCL lines, sets the interrupt flag, and loads the status register with 00H. This status code may be used to vector to a service routine which either attempts the aborted serial transfer again or simply recovers from the error condition as shown in Table 7.






Figure 22. Forced Access to a Busy I2C Bus




Figure 23. Recovering from a Bus Obstruction Caused by a Low Level on SDA

Table 7. Miscellaneous States

STATUS CODE (S1STA)	STATUS OF THE I2C BUS AND SIO1 HARDWARE	APPLICATION SOFTWARE RESPONSE				NEXT ACTION TAKEN BY SIO1 HARDWARE
		TO/FROM STDAT	TO S1CON			
		STA	STO	SI	AA	
FBH	No relevant state information available; SI = 0	No SIDAT action	No S1CON action			Wait or proceed current transfer
00H	Bus error during MST or selected slave modes due to an illegal START or STOP condition. State 00H can also occur when interference causes SIO1 to enter an undefined state.	No SIDAT action	0	1	0	X Only the internal hardware is affected in the MST or addressed SLV modes. In all cases, the bus is released and SIO1 is switched to the not addressed SLV mode. STO is reset.




Figure 21. Simultaneous Repeated START Conditions from 2 Masters



Interrupts
The 8XC552 has fifteen interrupt sources, each of which can be assigned one of two priority levels, as shown in Figure 27. The five interrupt sources common to the 80C51 are the external interrupts (INT0 and INT1), the timer 0 and timer 1 interrupts (T0 and T1), and the serial I/O interrupt (RI or TI). In the 8XC552, the standard serial interrupt is called SIOO. Since the subsystems which create these interrupts are identical on both parts, their functionality is likewise identical. The only differences are the locations of the enable and priority register configurations and the priority structure. This is detailed below along with the specifics of the interrupts unique to the 8XC552.

The eight Timer T2 interrupts are generated by flags CT10-CT13, CM10-CM12, and by the logical OR of flags T2OV and T2BO. Flags CT10 to CT13 are set by input signals CT01 to CT31. Flags CM10 to CM12 are set when a match occurs between Timer T2 and the compare registers CM0, CM1, and CM2. When an 8-bit or 16-bit overflow occurs, flags T2BO and T2OV are set, respectively. These nine flags are not cleared by hardware and must be reset by software to avoid recurring interrupts.

The ADC interrupt is generated by the ADCl flag in the ADC control register (ADCON). This flag is set when an ADC conversion result is ready to be read. ADCl is not cleared by hardware and must be reset by software to avoid recurring interrupts.

The SIO1 (I²C) interrupt is generated by the SI flag in the SIO1 control register (SIOCON). This flag is set when S1STA is loaded with a valid status code.

The ADCl flag may be reset by software. It cannot be set by software. All other flags that generate interrupts may be set or cleared by software. In the effect is the same as setting or resetting the flags by hardware. Thus, interrupts may be generated by software and pending interrupts can be canceled by software.

Interrupt Enable Registers: Each interrupt source can be individually enabled or disabled by setting or clearing a bit in the interrupt enable special function registers IEN0 and IEN1. All interrupt sources can also be globally enabled or disabled by setting or clearing bit EA in IEN0. The interrupt enable registers are described in Figures 28 and 29.

Interrupt Priority Structure: Each interrupt source can be assigned one of two priority levels. Interrupt priority levels are defined by the interrupt priority special function registers IP0 and IP1. IP0 and IP1 are described in Figures 30 and 31.

Interrupt priority levels are as follows:

- 0—low priority
- 1—high priority

A low priority interrupt may be interrupted by a high priority interrupt. A high priority interrupt cannot be interrupted by any other interrupt source. If two requests of different priority occur simultaneously, the

high priority level request is serviced. If requests of the same priority are received simultaneously, an internal polling sequence determines which request is serviced. Thus, within each priority level, there is a second priority structure determined by the polling sequence. This second priority structure is shown in Table 8.

The above Priority Within Level structure is only used when there are simultaneous requests of the same priority level.

Interrupt Handling: The interrupt sources are sampled at SSP2 of every machine cycle. The samples are polled during the following machine cycle. If one of the flags was in a set condition at SSP2 of the previous machine cycle, the polling cycle will find it and the interrupt system will generate an LCALL to the appropriate service routine, provided this hardware-generated LCALL is not blocked by any of the following conditions:

1. An interrupt of higher or equal priority level is already in progress.
2. The current machine cycle is not the final cycle in the execution of the instruction in progress. (No interrupt request will be serviced until the instruction in progress is completed.)
3. The instruction in progress is RETI or any access to the interrupt priority or interrupt enable registers. (No interrupt will be serviced after RETI or after a read or write to IP0, IP1, IE0, or IE1 until at least one other instruction has been subsequently executed.)

The polling cycle is repeated with every machine cycle, and the values polled are the values present at SSP2 of the previous machine cycle. Note that if an interrupt flag is active but is not being responded to because of one of the above conditions, and if the flag is inactive when the blocking condition is removed, then the blocked interrupt will not be serviced. Thus, the fact that the interrupt flag was once active but not serviced is not remembered. Every polling cycle is new.

The processor acknowledges an interrupt request by executing a hardware-generated LCALL to the appropriate service routine. In some cases it also clears the flag which generated the interrupt, and in others it does not. It clears the Timer 0, Timer 1, and external interrupt flags. An external interrupt flag (IE0 or IE1) is cleared only if it was transition-activated. All other interrupt flags are not cleared by hardware and must be cleared by the software. The LCALL pushes the contents of the program counter on to the stack (but it does not save the PSW) and reloads the PC with an address that depends on the source of the interrupt being vectored to as shown in Table 9.

Execution proceeds from the vector address until the RETI instruction is encountered. The RETI instruction clears the priority level active flip-flop that was set when this interrupt was acknowledged. It then pops the top two bytes from the stack and acknowledges the program counter. Execution of the interrupted program continues from where it was interrupted.




Figure 27. The Interrupt System



IPI (I8H)										PCT0 (LSB)	
		(MSB)									
BIT	SYMBOL	FUNCTION	7	6	5	4	3	2	1	0	
IP1.7	PT2	T2 overflow interrupt(s) priority level									
IP1.6	PCM2	T2 comparator 2 interrupt priority level									
IP1.5	PCM1	T2 comparator 1 interrupt priority level									
IP1.4	PCM0	T2 comparator 0 interrupt priority level									
IP1.3	PCT3	T2 capture register 3 interrupt priority level									
IP1.2	PCT2	T2 capture register 2 interrupt priority level									
IP1.1	PCT1	T2 capture register 1 interrupt priority level									
IP1.0	PCT0	T2 capture register 0 interrupt priority level									

Figure 31. Interrupt Priority Register (IP1)

Table 8. Interrupt Priority Structure			
SOURCE		NAME	PRIORITY WITHIN LEVEL
External interrupt 0		X0	(highest)
SIO1 (I ² C)		S1	
ADC completion		ADC	
Timer 0 overflow		T0	
T2 capture 0		CM0	
External interrupt 1		X1	
T2 capture 1		CM1	
T2 compare 1		CM1	
Timer 1 overflow		T1	
T2 capture 2		CM2	
T2 compare 2		CM2	
SIO0 (UART)		S0	
T2 capture 3		CM3	
Timer T2 overflow		T2	(lowest)

Figure 31. Interrupt Priority Register (IP1)

Table 9. Interrupt Vector Addresses			
SOURCE		NAME	VECTOR ADDRESS
External interrupt 0		X0	0003H
Timer 0 overflow		T0	000BH
External interrupt 1		X1	0013H
Timer 1 overflow		T1	001BH
SIO0 (UART)		S0	0023H
T2 capture 0		CM0	002BH
T2 capture 1		CM1	0033H
T2 capture 2		CM2	003BH
T2 capture 3		CM3	0043H
ADC completion		ADC	004BH
T2 compare 0		CM0	0053H
T2 compare 1		CM1	005BH
T2 compare 2		CM2	006BH
T2 overflow		T2	0073H

IEN0 (A8H)										EX0 (LSB)	
		(MSB)									
BIT	SYMBOL	FUNCTION	7	6	5	4	3	2	1	0	
IEN0.7	EA	Global enable/disable control 0 = No interrupt is enabled 1 = Any individually enabled interrupt will be accepted									
IEN0.6	EAD	Enable ADC interrupt									
IEN0.5	ES1	Enable SIO1 (I ² C) interrupt									
IEN0.4	ES0	Enable SIO0 (UART) interrupt									
IEN0.3	ET1	Enable Timer 1 interrupt									
IEN0.2	EX1	Enable External interrupt 1									
IEN0.1	ET0	Enable Timer 0 interrupt									
IEN0.0	EX0	Enable External interrupt 0									

Figure 28. Interrupt Enable Register (IEN0)

IEN1 (E8H)										ECT0 (LSB)	
		(MSB)									
BIT	SYMBOL	FUNCTION	7	6	5	4	3	2	1	0	
IEN1.7	ET2	Enable Timer T2 overflow interrupt(s)									
IEN1.6	ECM2	Enable T2 Comparator 2 interrupt									
IEN1.5	ECM1	Enable T2 Comparator 1 interrupt									
IEN1.4	ECM0	Enable T2 Comparator 0 interrupt									
IEN1.3	ECT3	Enable T2 Capture register 3 interrupt									
IEN1.2	ECT2	Enable T2 Capture register 2 interrupt									
IEN1.1	ECT1	Enable T2 Capture register 1 interrupt									
IEN1.0	ECT0	Enable T2 Capture register 0 interrupt									

In all cases, if the enable bit is 0, then the interrupt is disabled, and if the enable bit is 1, then the interrupt is enabled.

Figure 29. Interrupt Enable Register (IEN1)

IP0 (B8H)										PX0 (LSB)	
		(MSB)									
BIT	SYMBOL	FUNCTION	7	6	5	4	3	2	1	0	
IP0.7	-	Unused									
IP0.6	PAD	ADC interrupt priority level									
IP0.5	PS1	SIO1 (I ² C) interrupt priority level									
IP0.4	PS0	SIO0 (UART) interrupt priority level									
IP0.3	PT1	Timer 1 interrupt priority level									
IP0.2	PX1	External interrupt 1 priority level									
IP0.1	PT0	Timer 0 interrupt priority level									
IP0.0	PX0	External interrupt 0 priority level									

Figure 30. Interrupt Priority Register (IP0)



I/O Port Structure
 The 8XC552 has six 8-bit ports. Each port consists of a latch (special function registers P0 to P5), an input buffer, and an output driver (port 0 to 4 only). Ports 0-3 are the same as in the 80C51, with the exception of the additional functions of port 1. The parallel I/O function of port 4 is equal to that of ports 1, 2, and 3. Port 5 may be used as an input port only.

Figure 32 shows the bit latch and I/O buffer functional diagrams of the unique 8XC552 ports. A bit latch corresponds to one bit in a port's SFR and is represented as a D-type flip-flop. A "write to latch" signal from the CPU latches a bit from the internal bus and a "read latch" signal from the CPU places the Q output of the flip-flop on the internal bus. A "read pin" signal from the CPU places the actual port pin level on the internal bus. Some instructions that read a port read the actual port pin levels, and other instructions read the latch (SFR) contents.

Port 1 Operation

Port 1 operates the same as it does in the 8051, with the exception of port lines P1.6 and P1.7, which may be selected as the SCL and SDA lines of serial port SCL0 (I²C). Because the I²C bus may be active while the device is disconnected from V_{DD}, these pins are provided with open drain drivers. Therefore pins P1.6 and P1.7 do not have internal pull-ups.

Port 5 Operation

Port 5 may be used to input up to 8 analog signals to the ADC. Unused ADC inputs may be used to input digital inputs. These inputs have an inherent hysteresis to prevent the input logic from drawing excessive current from the power lines when driven by analog signals. Channel to channel crosstalk (C) should be taken into consideration when both analog and digital signals are simultaneously input to Port 5 (see, D.C. characteristics in data sheet).

Port 5 is not bidirectional and may not be configured as an output port. All six ports are multifunctional, and their alternate functions are listed in Table 10. A more detailed description of these features can be found in the relevant parts of this section.

Pulse Width Modulated Outputs

The 8XC552 contains two pulse width modulated output channels (see Figure 33). These channels generate pulses of programmable length and interval. The repetition frequency is defined by an 8-bit prescaler PWM_P, which supplies the clock for the counter. The 8-bit counter counts modulo 255, i.e., from 0 to 254 inclusive. The value of the 8-bit counter is compared to the contents of two registers: PWM0 and PWM1. Provided the contents of either of these registers is greater than the counter value, the corresponding PWM0 or PWM1 output is set LOW. If the contents of these registers are equal to, or less than the counter value, the output will be HIGH. The pulse-width-ratio is therefore defined by the contents of the registers

PWM0 and PWM1. The pulse-width-ratio is in the range of 0 to 1 and may be programmed in increments of 1/255.

Buffered PWM outputs may be used to drive DC motors. The rotation speed of the motor would be proportional to the contents of PWM0. The PWM outputs may also be configured as a dual DAC. In this application, the PWM outputs must be integrated using conventional operational amplifier circuitry. If the resulting output voltages have to be accurate, external buffers with their own analog supply should be used to buffer the PWM outputs before they are integrated. The repetition frequency PWM_R at the PWMn outputs is given by:

$$f_{PWM} = \frac{f_{osc}}{2 \cdot (1 - PWMn)} \cdot 255$$

This gives a repetition frequency range of 123kHz to 31.4kHz (f_{osc} = 16MHz). At f_{osc} = 24MHz, the frequency range is 184kHz to 47.1kHz. By loading the PWM registers with either 00H or FFH, the PWM channels will output a constant HIGH or LOW level, respectively. Since the 8-bit counter counts modulo 255, it can never actually reach the value of the PWM registers when they are loaded with FFH.

When a compare register (PWM0 or PWM1) is loaded with a new value, the associated output is updated immediately. It does not have to wait until the end of the current counter period. Both PWMn output pins are driven by push-pull drivers. These pins are not used for any other purpose.

Prescaler frequency control register PWM_P

PWM _P (FEH)	7	6	5	4	3	2	1	0	
	MSB							LSB	

PWM_P0-7 Prescaler division factor = PWM_P + 1.

Reading PWM_P gives the current reload value. The actual count of the prescaler cannot be read.

PWM _R (FSH)	7	6	5	4	3	2	1	0	
PWM _R (FDH)	MSB							LSB	

$$PWMn(1.0-7) \text{ Low/high ratio of PWMn} = \frac{PWMn}{255} \cdot (PWMn)$$

Analog-to-Digital Converter

The analog input circuitry consists of an 8-input analog multiplexer and a 10-bit, straight binary, successive approximation ADC. The analog reference voltage and analog power supplies are connected via separate input pins. The conversion takes 50 machine cycles, i.e., 37.5μs at an oscillator frequency of 16MHz, 25μs at an oscillator frequency of 24MHz. The input voltage swing is from 0V to +5V. Because the internal DAC employs a ratiometric potentiometer, there are no discontinuities in the converter characteristic. Figure 34 shows a functional diagram of the analog input circuitry.




Figure 32. Port Bit Latches and I/O Buffers



Table 10. Input/Output Ports

PORT PIN	ALTERNATE FUNCTION
P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7	AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 Multiplexed lower order address/data bus used during external memory accesses
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7	CT0l CT1l CT2l CT3l RTZ RTZ SCL SDA Capture timer input signals for timer T2 T2 event input T2 timer reset signal. Rising edge triggered Serial port clock line i2C bus Serial port data line i2C bus
P2.0 P2.1 P2.2 P2.3 P2.4 P2.5 P2.6 P2.7	A8 A9 A10 A11 A12 A13 A14 A15 High order address byte used during external memory accesses
P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7	RxD TxD INT0 INT1 T0 T1 WR RD Serial Input port (UART) Serial output port (UART) External Interrupt 0 Timer 0 external input Timer 1 external input External data memory write strobe External data memory read strobe
P4.0 P4.1 P4.3 P4.4 P4.5 P4.6 P4.7	CMSR0 CMSR1 CMSR2 CMSR3 CMSR4 CMSR5 CMT0 CMT1 Timer T2; compare and set/reset outputs on a match with timer T2 Timer T2; compare and toggle outputs on a match with timer T2
P5.0 P5.1 P5.2 P5.3 P5.4 P5.5 P5.6 P5.7	ADC0 ADC1 ADC2 ADC3 ADC4 ADC5 ADC6 ADC7 Eight analogue ADC inputs




Figure 33. Functional Diagram of Pulse Width Modulated Outputs




Figure 34. Functional Diagram of Analog Input Circuitry

Analog-to-Digital Conversion: Figure 35 shows the elements of a successive approximation (SA) ADC. The ADC contains a DAC which converts the contents of a successive approximation register to a voltage (VDAC) which is compared to the analog input voltage (Vin). The output of the comparator is fed to the successive approximation control logic which controls the successive approximation register. A conversion is initiated by setting ADSC in the ADCON register. ADSC can be set by software only or by either hardware or software.

The software only start mode is selected when control bit ADCON.5 (ADEX) = 0. A conversion is then started by setting control bit ADCON.3 (ADCS). The hardware or software start mode is selected when ADCON.5 = 1, and a conversion may be started by setting ADCON.3 as above or by applying a rising edge to external pin STADC. When a conversion is started by applying a rising edge, a low level must be applied to STADC for at least one machine cycle followed by a high level for at least one machine cycle.

The low-to-high transition of STADC is recognized at the end of a machine cycle, and the conversion commences at the beginning of the next cycle. When a conversion is initiated by software, the conversion starts at the beginning of the machine cycle which follows the instruction that sets ADSC. ADSC is actually implemented with two flip-flops: a command flip-flop which is affected by set operations, and a status flag which is accessed during read operations.

The next two machine cycles are used to initiate the converter. At the end of the first cycle, the ADSC status flag is set and a value of "1" will be returned if the ADSC flag is read while the conversion is in progress. Sampling of the analog input commences at the end of the second cycle.

During the next eight machine cycles, the voltage at the previously selected pin of port 5 is sampled, and this input voltage should be stable in order to obtain a useful sample. In any event, the input

voltage slew rate must be less than 10V/ms in order to prevent an undefined result.

The successive approximation control logic first sets the most significant bit and clears all other bits in the successive approximation register (10 000 0000B). The output of the DAC (50% full scale) is compared to the input voltage Vin. If the input voltage is greater than VDAC, then the bit remains set; otherwise it is cleared.

The successive approximation control logic now sets the next most significant bit (11 0000 0000B or 01 0000 0000B, depending on the previous result), and VDAC is compared to Vin again. If the input voltage is greater than VDAC, then the bit being tested remains set; otherwise the bit being tested is cleared. This process is repeated until all ten bits have been tested, at which stage the result of the conversion is held in the successive approximation register. Figure 36 shows a conversion flow chart. The bit pointer identifies the bit under test. The conversion takes four machine cycles per bit.

The end of the 10-bit conversion is flagged by control bit ADCON.4 (ADCI). The upper 8 bits of the result are held in special function register ADCH, and the two remaining bits are held in ADCON.7 (ADC.1) and ADCON.6 (ADC.0). The user may ignore the two least significant bits in ADCON and use the ADC as an 8-bit converter (8 upper bits in ADCH). In any event, the total actual conversion time is 50 machine cycles for the 8XC552 or 24 machine cycles for the 8XC562. ADCI will be set and the ADSC status flag will be reset 50 (or 24) cycles after the command flip-flop (ADCS) is set.

Control bits ADCON.0, ADCON.1, and ADCON.2 are used to control an analog multiplexer which selects one of eight analog channels (see Figure 37). An ADC conversion in progress is unaffected by an external or software ADC start. The result of a completed conversion remains unaffected provided ADCI = logic 1; a new ADC conversion already in progress is aborted when the idle or power-down mode is entered. The result of a completed conversion (ADCI = logic 1) remains unaffected when entering the idle mode.




Figure 35. Successive Approximation ADC




Figure 36. A/D Conversion Flowchart




Figure 37. ADC Control Register (ADCON)




Figure 39. A/D Input Equivalent Circuit




Figure 40. Effective Conversion Characteristic

Power Reduction Modes
 The 8XC552 has two reduced power modes of operation: the idle mode and the power-down mode. These modes are entered by setting bits in the PCON special function register. When the 8XC552 enters the idle mode, the following functions are disabled:
 CPU (halted)
 Timer T2 (reset; outputs are high)
 PWM0, PWM1 (conversion aborted if in progress)
 ADC
 In idle mode, the following functions remain active:
 Timer 0
 Timer 1
 Timer T3
 SICO/SOI
 External interrupts
 When the 8XC552 enters the power-down mode, the oscillator is stopped. The power-down mode is entered by setting the PD bit in the PCON register. The PD bit can only be set if the ETW input is tied HIGH.

ADC Resolution and Analog Supply: Figure 38 shows how the ADC is realized. The ADC has its own supply pins (V_{DD} and AV_{SS}) and two pins (V_{ref+} and V_{ref-}) connected to each end of the DAC's resistance-ladder. The ladder has 1023 equally spaced taps, separated by a resistance of R . The first tap is located $0.5 \times R$ above V_{ref-} , and the last tap is located $1.5 \times R$ below V_{ref+} . This gives a total ladder resistance of $1024 \times R$. This structure ensures that the DAC is monotonic and results in a symmetrical quantization error as shown in Figure 40.
 For input voltages between V_{ref-} and $(V_{ref+} + 1/2 \text{ LSB})$, the 10-bit result of an AD conversion will be the 00 0000 0000B = 000H. For input voltages between $(V_{ref+} - 3/2 \text{ LSB})$ and V_{ref+} , the result of a conversion will be 11 1111 1111B = 3FFH. AV_{ref+} and AV_{ref-} may be between $AV_{DD} + 0.2V$ and $AV_{SS} - 0.2V$. AV_{ref+} should be positive with respect to AV_{ref-} , and the input voltage (V_{in}) should be between AV_{ref+} and AV_{ref-} . If the analog input voltage range is from $2V$ to $4V$, then 10-bit resolution can be obtained over this range if $AV_{ref+} = 4V$ and $AV_{ref-} = 2V$.
 The result can always be calculated from the following formula:

$$\text{Result} = 1024 \times \frac{V_{in} - AV_{ref-}}{AV_{ref+} - AV_{ref-}}$$




Figure 38. ADC Realization

80C51 Family Derivatives

8XC552/562 overview

Power-Down Mode: The instruction that sets PCON.1 will be the last instruction executed in the normal operating mode before the power-down mode is entered. In the power-down mode, the on-chip oscillator is stopped. This freezes all functions; only the on-chip RAM and special function registers are held. The port pins output the contents of their respective special function registers. A hardware reset is the only way to terminate the power-down mode. Reset re-defines all the special function registers, but does not change the on-chip RAM.

In the power-down mode, V_{CC} and AV_{CC} can be reduced to minimize power consumption. V_{DD} and V_{DD} must not be reduced before the power-down mode is entered. It must be restored to the normal operating voltage before the power-down mode is terminated. The reset that terminates the power-down mode also freezes the oscillator. The reset should not be activated before V_{DD} and AV_{CC} are restored to their normal operating level, and must be held active long enough to allow the oscillator to restart and stabilize (normally less than 10ms).

The status of the external pins during power-down is shown in Table 11. If the power-down mode is entered while the 8XC552 is executing out of external program memory, the port data that is held in the P2 special function register is restored to port 2. If a port latch contains a "1", the port pin is held HIGH during the power-down mode by the strong pull-up transistor.

Power Control Register PCON: The idle and power-down modes are entered by writing to bits in PCON. PCON is not bit addressable. See Figure 41.

Memory Organization

The memory organization of the 8XC552 is the same as in the 80C51, with the exception that the 8XC552 has 8K ROM, 256 bytes RAM, and additional SFRs. Addressing modes are the same in the 8XC552 and the 80C51. Details of the differences are given in the following paragraphs.

In the 8XC552, the lower 8K of the 64K program memory address space is filled by internal ROM. By tying the EA pin high, the

processor fetches instructions from internal program ROM. Bus expansion for accessing program memory from 8K upwards is automatic since external instruction fetches occur automatically when the program counter exceeds 8191. If the EA pin is tied low, all program memory fetches are from external memory. The execution speed of the 8XC552 is the same regardless of whether fetches are from external or internal program memory. If all storage is on-chip, then byte location 8191 should be left vacant to prevent an undesired pre-fetch from external program memory address 8192.

Certain locations in program memory are reserved for specific programs. Locations 0000H to 0024H are reserved for the initialization program. Following reset, the CPU always begins execution at locations 0000H. Locations 0030H to 0075H are reserved for the fifteen interrupt request service routines.

Functionally, the internal data memory is the most flexible of the address spaces. The internal data memory space is subdivided into a 256-byte internal data RAM address space and a 128-byte special function register (SFR) address space, as shown in Figure 42. The internal data RAM address space is 0 to 255. Four 8-bit register banks occupy locations 0 to 31. 128 bit locations of the internal data RAM are accessible through direct addressing. These bits reside in 16 bytes of internal data RAM at locations 20H to 2FH. The stack can be located anywhere in the internal data RAM address space by loading the 8-bit stack pointer. The stack depth may be 256 bytes maximum.

The SFR address space is 128 to 255. All registers except the program counter and the four 8-bit register banks reside in this address space. Memory mapping the SFRs allows them to be accessed as easily as internal RAM, and as such, they can be operated on by most instructions. The 56 SFRs are listed in Figure 43, and their mapping in the SFR address space is shown in Figure 44 and 45. RAM bit addresses are the same as in the 80C51 and are summarized in Figure 46. The special function bit addresses are summarized in Figure 47.

Table 11. External Pin Status During Idle and Power-Down Modes

MODE	MEMORY	ALE	PSEN	PORT 0	PORT 1	PORT 2	PORT 3	PORT 4	PWM0/PWM1
Idle (1)	Internal	1	1	Port data	Port data	Port data	Port data	Port data	HIGH
Idle (1)	External	1	1	Floating	Port data	Address	Port data	Port data	HIGH
Power-down	Internal	0	0	Port data	Port data	Port data	Port data	Port data	HIGH
Power-down	External	0	0	Floating	Port data	Port data	Port data	Port data	HIGH

80C51 Family Derivatives

8XC552/562 overview




Figure 41. Power Control Register (PCON)




Figure 42. Internal Data Memory Address Space




Figure 43. Special Function Registers



80C51 Family Derivatives

8XC552/562 overview




Figure 46. RAM Bit Addresses

80C51 Family Derivatives

8XC552/562 overview




Figure 45. Bit and Byte Addressing Overview of Internal Data Memory



APPENDICE C: MONTAGGIO MECCANICO DELLA SCHEDA

La **GPC® 554** può essere interfacciata al mondo esterno in due modalità; il primo è il cosiddetto montaggio in piggy-back, che consiste nel montare la scheda al di sopra del proprio hardware, sfruttando il prolungamento dei pin dei connettori CN1 e CN5. Questi infatti si estendono nel lato saldature per circa 7 mm, permettendo quindi un comodo inserimento su connettori femmina, del tipo strip a passo 2.54 mm.

La seconda modalità di connessione, invece, consiste nell'inserire la scheda, eventualmente abbinata ad una scheda periferica (ad esempio un modulo tipo **ZBR** o **ZBT**), su una guida Weidmuller tipo RS/100 (codice 414487), per il montaggio su barre Ω del tipo DIN 46277-1 e 3; questo contenitore plastico può essere ordinato alla **grifo®** come opzione **BLOCK 100.4T**.

In questo caso il collegamento elettrico tra la **GPC® 554** e la scheda periferica avviene tramite un flat-cable a 26 vie, che deve essere il più corto possibile, ed eventualmente può essere ordinato alla **grifo®**, con il codice **FLT 26+26 I/O**.

Nelle figure seguenti sono riportate le quote meccaniche, relative alla posizioni dei connettori ed alcune immagini riguardanti queste due modalità di connessione.




FIGURA C1: QUOTE PER MONTAGGIO IN PIGGY-BACK





FIGURA C2: MONTAGGIO IN PIGGY-BACK





FIGURA C3: MONTAGGIO SU GUIDA WEIDMULLER

APPENDICE D: SCHEMI ELETTRICI



Title: PPI example	grifo®
Date: 16/11/1998	Rel. 1.1
Page : 1	of 1

FIGURA D1: SCHEMA ELETTRICO DI ESPANSIONE PPI







FIGURA D2: SCHEMA ELETTRICO SPA 03



Title: QTP 16P	grifo®
Date: 22-07-1998	Rel. 1.2
Page: 1	of 1

FIGURA D3: SCHEMA ELETTRICO QTP 16P




FIGURA D4: SCHEMA ELETTRICO QTP 24P 1/2






FIGURA D5: SCHEMA ELETTRICO QTP 24P 2/2




FIGURA D6: SCHEMA ELETTRICO IAC 01






FIGURA D7: SCHEMA ELETTRICO DI I/O SU ABACO® I/O BUS






FIGURA D8: SCHEMA ELETTRICO INTERFACCIA BUS



APPENDICE E: INDICE ANALITICO

A

A/D CONVERTER 6, 8, 12, 18, 20, B-1

ABACO® I/O BUS 5, 11, 29, D-7

ALIMENTAZIONE 3, 9

B

BACK UP 9, 10

BIBLIOGRAFIA 39

C

CARATTERISTICHE

ELETTRICHE 9

FISICHE 8

GENERALI 8

CLOCK 3, 8

COMUNICAZIONE SERIALE 4, 14, 16, 25, A-2

CONNETTORI 8, 10

CN1 8, 11

CN2 8, 10

CN3A 8, 14

CN3B 8, 16

CN5 8, 18

J7/J8 8

CONNETTORI 17

CORRENTE ASSORBITA 9

CPU 3, 8, 25, 26, 34, B-1

D

DESCRIZIONE SOFTWARE 27

DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO 33

DIMENSIONI 8

E

EEPROM SERIALE 8, 29, 33

EPROM 4, 8, 29, A-1

F

FOTO 7

I

I/O TTL 6, 12, 18, 19, 20, B-1
IMPEDENZA INGRESSI ANALOGICI 9
INDIRIZZAMENTI 29
INGRESSI ANALOGICI 9, 20
INPUT DI BORDO 25
INPUT UTENTE 29, 33
INSTALLAZIONE 10
INTERFACCIAMENTO DEGLI I/O CON IL CAMPO 20
INTERFACCIE PER I/O DIGITALI 19, D-1
INTERRUPTS 26, B-1
INTRODUZIONE 1

J

JUMPERS 21, 23, 33
2 VIE 22
3 VIE 24

L

LINEA SERIALE A 4, 14, 25, A-2, B-1
LINEA SERIALE B 4, 16, 25, A-2
LOGICA DI CONTROLLO 6

M

MAPPAGGI 29
MAPPAGGIO 0 30
MAPPAGGIO 1 31
MAPPAGGIO 3 32
MEMORIE 8, 17, 26, A-1
MONTAGGIO MECCANICO C-1

P

PESO 8
PIANTE COMPONENTI 7
PWM 3, 12, B-1

R

RAM 3, 4, 8, 29, A-1
RANGE DI TEMPERATURA 9
RESET 25
RESET 19
RISOLUZIONE A/D 8
RS 232 4, 8, 14, 16, 20, 25, A-2

S

SCHEDE ESTERNE 35
SCHEMA A BLOCCHI 5
SERIALE SOFTWARE 2, 16, 25, A-2
SOFTWARE 27
SPECIFICHE TECNICHE 8

T

TARATURE 20
TASTO DI RESET 19
TEMPO CONVERSIONE A/D 8
TRIMMER 17, 20

U

UMIDITA' RELATIVA 9

V

VERSIONE 1

W

WATCH DOG 3, 8, 25, B-1

